4FS_NOS(PCM1702*8)器件清单、原理图、PCB

LeonBernieniv · 发表于 2014-4-28 12:56

forsli@163.com 发表于 2014-4-28 11:32
PECL好像是射频类或GHz频段使用比较多，他说的“地弹”是什么意思？我不太明白

非中文社区反复提及，百度文库也有这两个字为名的文档您有空瞅瞅，可能与您原本就了解的概念是同样的意思，我就不现丑了哈～

forsli@163.com · 发表于 2014-4-28 14:04

LeonBernieniv 发表于 2014-4-28 12:56
非中文社区反复提及，百度文库也有这两个字为名的文档您有空瞅瞅，可能与您原本就了解的概念是同样的意 ...

明白了，看来越是高速的芯片越是严重啊

LeonBernieniv · 发表于 2014-4-28 16:19

有了这一版的电路成熟度，大侠下一步会不会继续玩8xOS加8分时交错啊？据资料看krell的ref64、wadia的27，还有个比较冷的Trinity DAC，三角形机箱的那个都是这种构架。有篇洋枪文内容比较翔实： http://audioshark.org/computer-d ... age7.html#post49400

发现我怎么老是喜欢串掇别人

forsli@163.com · 发表于 2014-4-28 16:50

LeonBernieniv 发表于 2014-4-28 16:19
有了这一版的电路成熟度，大侠下一步会不会继续玩8xOS加8分时交错啊？据资料看krell的ref64、wadia的27，还 ...

下一步把4517拔掉，做个小板用SAA7220与CPLD做OS4分时PK一下1541。
再下一步试试CPLD+6N3+牛，试试胆牛DAC能不能正常出声

LeonBernieniv · 发表于 2014-4-28 17:11

forsli@163.com 发表于 2014-4-28 16:50
下一步把4517拔掉，做个小板用SAA7220与CPLD做OS4分时PK一下1541。
再下一步试试CPLD+6N3+牛，试试胆牛D ...

牛啊

7220记得榨干了可以跑足6M还是11M的好象？
不过小弟实在是玩不转也跟不动了，舀一瓢喝满足了～

LeonBernieniv · 发表于 2014-8-25 19:58

这个解码也不象forsli大说的那么不堪，只是稍有些暗，貌似加了补偿电路作用也不大，而且四倍八片有些奢侈，所幸我买的时候PCM1702PK记得是35元每片，自己觉得还好。
楼上各位如果实在觉得没把握，想听一下再说，舍得出快递费的话，可以私下PM我，我那块成品板可以寄给你听着玩，不过事先说明，绝不构成交易。

forsli@163.com · 发表于 2014-8-25 22:04

LeonBernieniv 发表于 2014-8-25 19:58
这个解码也不象forsli大说的那么不堪，只是稍有些暗，貌似加了补偿电路作用也不大，而且四倍八片有些奢侈， ...

谢谢兄弟

我买的PCM1702PJ是25每片，音频通道那几个小电容降低容量后有点改善，反正现在也能听一下

calvinay · 发表于 2014-9-9 23:25

提示: 作者被禁止或删除内容自动屏蔽

szzhaozi · 发表于 2014-9-9 23:27

我不懂技术。过来学习皮毛

高高手 · 发表于 2014-9-10 00:44

forsli@163.com 发表于 2014-4-28 11:32
PECL好像是射频类或GHz频段使用比较多，他说的“地弹”是什么意思？我不太明白

地弹噪声是很反感的东西，我本来想说你根本不太懂布局和相关的模拟电路的设计，不过在这里我说这样的话肯定会被喷死，其实DAC最终的效果完全靠设计者的模拟电路设计水平决定的，不是器件。你设计数字系统很强大，我也在开发，但是不是1702，我是用FPGA，和别的DAC，你的滤波，退偶完全没有考虑过电流走向，大小，脉冲电流，噪声电流大小，电源频率响应这些吗？因为DAC是个动态脉冲负载，那么在地线不够强大时，不单单是电源会有个脉动，也会使得地线附近有个脉动，这样基准的地就业变了，会严重影响实际的效果和精度，以及噪声，它的波动能量会影响整体的性能，也会对于IV转换这样的敏感地区感应到噪声能量，所以地线布局要慎重，该分割要分割，改连接要连接，另外，退偶入地要慎重，别乱入地，这样尽可能的避免对于地造成的污染，整体的指标会有很大的提高。祝你再打一个板子达到理想状态

forsli@163.com · 发表于 2014-9-10 05:34

高高手发表于 2014-9-10 00:44
地弹噪声是很反感的东西，我本来想说你根本不太懂布局和相关的模拟电路的设计，不过在这里我说这样的话肯 ...

或者你不相信，我真正擅长的是模电弱电这一块；数电只是顺带整整，只是给模电提提鞋的水平吧。我这么说不是抬高自己的意思，更不是贬低别人，其实我也不敢说模电我也只是懂基础，怕别人说什么过份歉谦虚就是自大、故意贬低自已来踩别人的话，以前都听怕了，但是我有自知。为了方便大家交流和更直观才用纯门芯片，如果只是自己闭门折腾，一片FPGA就足够了，除同轴信号整形外的所有电路包括解调、VCO都可以从FPGA上实现。
电路上还没有用上能产生“地弹”时芯片，至少要74AC速度级以上施密特输入的门电路才有产生“地弹“的可能性，CD45系列更没资格。当然，FPGA是个“地弹”高手，看一个人的FPGA布局布线，就可以看出一个人的硬件水平如何。要测出“地弹“可不容易，没有1G带宽的示波器和特殊的有源差分探头，你都很难看清楚。
或者你不相信，对听感影响最大的在电方面是频响曲线与谐波，这么说肯定有人喷我，一大部份人不相信一小部份人另有目的。目前测试信噪与失真度的仪器，大多是间接反映指标而做不到直接。算了，这些就不多说，免得“说多错多”。数电部分我的观点是:不是速度越高越好够用为上；电流小的器件总比电流大的好；低电压供电总比电压高的好；施密特结构输入的能少用就少用；电源退耦尽量离器件电源引脚近；RC退耦是最有效的抗传导干扰的手段（因为电感有自谐振频率，起超过也就呈容性）。
电路不会再开板了，做过也就算了，还有很多事情做，不想在这上面停留。你说的意见好的部分我接受并感谢，看法不同能说的都说了；如说错了莫怪

高高手 · 发表于 2014-9-10 17:54

你的布局和布线真心不行，你是为了省板子，不过DAC真心不能这样，这样声音不会好，我想你愿意的话用个FPGA做个8片R-2R分时的系统吧，我来完善下模拟其他部分。音频和和别的不一样。你就是在糊弄，做就做出个精品来吗。我很期待你的高级产品啊，我现在也在研究你的这个，可以的话我来移植进去我的平台

高高手 · 发表于 2014-9-10 17:59

你以前也做过几个电路，双1541那个我画了一半就放那里了，有机会给完善出来，这个板子我希望你能做CS8416的，然后PCM全兼容了，再加个FPGA把各种PCM格式转成20BIT，44.1和48K，这样就可以了

forsli@163.com · 发表于 2014-9-10 22:30

高高手发表于 2014-9-10 17:54
你的布局和布线真心不行，你是为了省板子，不过DAC真心不能这样，这样声音不会好，我想你愿意的话用个FPGA做 ...

如果有帮得上忙的话，你尽管说，我知道的我都会说
精品的话，真心的我做不出来，现在我都不信还有适合我的精品了，可能也有心情的问题吧。这个板子是直接用了那个双1541的板子大小来做的，也是赶出来的，真要做好点的话，应该每片1702都做个小板竖在大基板上才合理一点，接收应该用AK4118、CS8416来做接收，加个DF1706芯片，用FPGA做OS/NOS选择、位选择与分时、延时、静音控制等等，最后经过HCT273缓冲或直接输出到1702，1702输入是兼容3.3V电平的。不过你要用FPGA的话，可能人家就直接打上不良标签了，原因你懂的。

高高手 · 发表于 2014-9-11 09:44

forsli@163.com 发表于 2014-9-10 22:30
如果有帮得上忙的话，你尽管说，我知道的我都会说
精品的话，真心的我做不出来，现在我都不信还有适合我 ...

R-2R本身对于时钟就不是太敏感，这个要看取舍了。DF1706太贵了，我还是看好SM5803，SAA7220,就可以了，。。。。。你要是有机会真心可以弄个架构，采样率变换下，其实20BIT真R-2R足以了，模拟运放的精度都达不到呢，还谈什么？接收和处理达到绝对精度，整体不损失精度就可以了。期待你能弄个出来

forsli@163.com · 发表于 2014-9-11 10:44

高高手发表于 2014-9-11 09:44
R-2R本身对于时钟就不是太敏感，这个要看取舍了。DF1706太贵了，我还是看好SM5803，SAA7220,就可以了，。 ...

能达到20BIT精度的业界就只有一片AD5791B，厂家1000+订货价是$37.86，X宝上400+，更是贵；不过我上次在X宝买两片AD768AR价格是15元，官网上1000+订货价是$20+，我都不知道是谁疯了。
不想搞这个了，玩过的东西不想再玩；以后就玩点模拟电路算了，AMP、LPF、EQ这些好玩得多

forsli@163.com · 发表于 2014-9-11 10:56

高高手发表于 2014-9-11 09:44
R-2R本身对于时钟就不是太敏感，这个要看取舍了。DF1706太贵了，我还是看好SM5803，SAA7220,就可以了，。 ...

不过我也建议你追求极低失真度的话，还不如搞功放、线材、音箱这些可能更好，再能发挥；
DAC就算你做到零失真100%保真度，也不代表有好听感，前面没失真后面一大堆失真有什么用，零失真还有音色差别吗，DAC芯片目前最好的应该是1704、1792A、AK44xx 这几个了吧，9018说实话没看好

高高手 · 发表于 2014-9-11 11:22

9018系列是靠它内置的DSP和滤波系统数字处理和补偿出来的，这样的做法必然损失掉一些瞬态和细节，以及整体的平衡，看它内置的DSP算法问题，1792A是可以的，1704太贵，所以做1702多片分时并联吧。精度竟可能提高了，不过多片这样搞不用FPGA都难。而FPGA我是不行的，，，，，

forsli@163.com · 发表于 2014-9-11 11:31

高高手发表于 2014-9-11 11:22
9018系列是靠它内置的DSP和滤波系统数字处理和补偿出来的，这样的做法必然损失掉一些瞬态和细节，以及整体的 ...

有数字电路基础会写表达式就能玩FPGA，VERILOG很简单，我刚买块XC2S200A的学习板回来第一个练手的就是IIS输入4分时20BIT右齐输出，这个4分时程序不到100行，简单吧

高高手 · 发表于 2014-9-11 11:41

我没有数字基础，，，，，哥哥，你弄一个IIS入，四分时，20BIT出，每声道正反向合计用四片DAC的程序吧，这样一个DAC就8片1702了，然后FPGA内部可以考虑添加重采样以便适应外部信号频率，或者再加入个时钟信号进行重整？如果这个麻烦，可以考虑前面用个8421把信号格式固定了再入FPGA进行分时分正负，可以不？

[心得经验] 4FS_NOS(PCM1702*8)器件清单、原理图、PCB

浏览过的版块