造一台软DAC

喝麦茶的羊

能做成实物才有的玩，大家望梅止渴吧

飞行猪

果然高手、虽然我一样没看懂，继续Lz，，再接再励，让我继续看不懂，，，，

FUMAC

这段时间一直在忙几个设计,所以没时间回老弟的帖子,不好意思
我说说我的见解.


--------------------------------------
概括为以下几条：
1.最低的失真度和高信噪比。这两个指标主要由D/A的性能决定，此外PCB的设计、电源也有很大影响。
3.低JITTER要求，因此必须要有本地低JITTER的PLL和FIFO做缓冲，FIFO要有一定深度以防被拉破。
4.平台化设计，作为硬件平台通过改变软件可以当其他东西用，比如信号源。

--------------------------------
对应你的
1.关键点是三点:电源,电源,电源.
高的信噪比其最决定的因数是电源的纹波.da理论上电源抑制比为0, 所以电源才是根本.
失真,牵涉的东西很复杂,但是我知道一个比较明显的现象.电源的带宽.电源的带宽不够,高频失真加剧.互调失真也加剧


3. jitter, 关键点还是电源,另一个关键是环路滤波器.
vco是压控振荡器. 电源的底噪和纹波直接影响了振荡器的抖动.电源的速度和环路滤波器直接影响了pll的锁定速度

4.非常不错的想法,我现在做的一个仪用前级也是这个概念.

lter15

LS说得对，电源的确很重要。

海胆

没有几句是能看懂的！

外行看热闹！

fzj168

占位学习ING

iflyingpig

说到FIFO拉破问题：最近在研究用VCXO来搞纯硬件的2nd PLL + FIFO，遇到这样一个问题：无法预知FIFO内部的稳定点。也即：当PLL闭环稳定下来以后，数据在FIFO中增加或减少的中心会围绕在一个比较固定地方。但是如果不用软件而用检相器来控VCXO，我没有想到怎么才能使这个稳定点位于FIFO深度的1/2附近。FIFO用cypress 的cy7c4201。不知道楼主有什么办法？

电子虫子

弓虽 赞一个   中国音频电子目前最牛一级人物

simmconn

LZ的大作近年来在不同的论坛也看过几张照片了，始终没有看到实测结果发布出来，尤其是采用DDS时钟的jitter表现。期待中。

simon_zsw

嘿嘿，衣服要一件件脱，图要一点点上。。。
DDS是一个折中方案。。。顶级的还是OCXO，当然要整套系统达到通讯系统三级时钟的标准才行。
laurel 发表于 2010-4-16 23:11

是不是指heartbeat 之类的机制?俺接触到比较多的只是SDH了

szxhbo

不错的思路，希望能是一个新的起点。

meibozh

这样的构思难道不出套件平滩一下成本？

lter15

出套件好麻烦的，，，LZ也不在乎那一点钱，，，

weixiang

高人啊!看来DAC会很快进入另一个层次了.

arc.j

GXGX
不过不知lz所说的是指什么地方软？lz应该是说自己用FPGA来实现DAC转换过程中的接收，插值，滤波等吧，可以自己搞搞不错，没有一定的相关知识不容易搞好啊，滤波这一块对音质影响是最大的吧，FPGA好处就在于可以尝试一下新东西，难道说的软是这个？这个词比较噱头
以前看到的软应该是说用DSP来做的插值、滤波

ca191s

很新鲜

sevenmusic

这么简单，高级DA芯片就不用卖10个美金一片了，没用，差远着呢

microzhou

进来学习,虽然现在完全不明白.

发烧猫

这个东西的声音不知道会是怎么样的呢

laurel

软硬高手.学习!
alexhuang2008 发表于 2010-4-17 01:18

alex兄可是做DAC的老手，太谦虚了。