论坛 › 音响DIY论坛 › 超低jitter解码器的制作和听感

china13 发表于 2011-5-22 21:33

恭喜楼主的DAC在论坛杭州线下活动中,DAC组PK中完胜!

foodoo 发表于 2011-5-22 22:34

恭喜楼主的DAC在论坛杭州线下活动中,DAC组PK中完胜!
china13 发表于 2011-5-22 21:33 http://bbs.hifidiy.net/images/common/back.gif


    果真如此？看来jitter的控制确实是高保真的必由之路:)

卡西利亚斯 发表于 2011-5-22 22:48

快快去买吧。

lszyc 发表于 2011-5-22 23:16

本帖最后由 lszyc 于 2011-5-22 23:20 编辑


Jitter对DAC的影响是多方面的，上图就在BB公司在PCM1728的芯片数据表中为了说明PCM1728的8级德尔塔-西格玛结构对Jitter不敏感所给出的测试数据。可以看到，Jitter对DAC的参数影响是较大的。
确定性Jitter还会使输出的信号频谱展宽（相当于调频），影响定位和细节表现。楼主的DAC Jitter应该是比较低的，但低到多少？肯定比理论计算要高1-2个数量级，具体就要看测试结果。

在没测试数据之前（进入DAC芯片的MCLK的Jitter）建议大家观望。

杭州菜佬 发表于 2011-5-22 23:23

今天在试听现场听真了楼主的认真作品,现就只有一个要求,快把我定的机子完成交货吧:loveliness:

卡西利亚斯 发表于 2011-5-22 23:41

按照384楼的图，DIR9001就可以达到那个120db的动态，实际上呢？
其实9001就够了。

xzhhn2008 发表于 2011-5-22 23:55

最近想玩DAC学习了

eversound 发表于 2011-5-23 00:16

好贴，争论激烈，学习了。

lszyc 发表于 2011-5-23 00:24

null

DIR9001的50ps Jitter是固有值，如果按推荐的滤波阻容值，其环路带宽为20KHZ。对SPDIF引入的jitter20KHZ以下部分没有衰减，输出JITTER是50PS加输入的JITTER。哪来的120DB？

lszyc 发表于 2011-5-23 00:29

null

如果有高手改滤波参数，将环路带宽限制到500HZ以下，又不影响输入宽容度。那DIR9001是差不多够了。

卡西利亚斯 发表于 2011-5-23 01:03

DIR9001的50ps Jitter是固有值，如果按推荐的滤波阻容值，其环路带宽为20KHZ。对SPDIF引入的jitter20KHZ以下 ...
lszyc 发表于 2011-5-23 00:24 http://bbs.hifidiy.net/images/common/back.gif

不好意思啊，我对DIR9001不熟悉啊，说错误见怪。

卡西利亚斯 发表于 2011-5-23 01:06

另外我对PCM1728也不是很熟悉，说错也是可能的

pmusic 发表于 2011-5-23 01:08

阻容是配合里面的算法的，不能随意更改，只能微调，推荐值是里面确定的算法下抖动最小的配置，并且参考常用阻容的选型。环路带宽是里面的鉴相频率决定的。

卡西利亚斯 发表于 2011-5-23 01:11

低抖动的时钟信号肯定是有效果的，但是实际上抖动是多少，还是要实测。
他带来的效果肯定是有的，但是如此精细的提升，要在LAYOUT的时候下很大的工夫才能得到。

DIY的，用好DIR9001即可 。

swing 发表于 2011-5-23 03:15

楼上，您这五道杠应该贴在耳朵上滴~~~

顺便关注一下这个消息：“恭喜楼主的DAC在论坛杭州线下活动中,DAC组PK中完胜!”
线下？DAC组？爆多点料嘛？

lszyc 发表于 2011-5-23 08:31

本帖最后由 lszyc 于 2011-5-23 09:15 编辑

回复 391# 卡西利亚斯
兄弟，你可是偶像级人物来的。我从你的帖子里学到不少东西。TI的音频芯片技术说明文档远不如以前BB公司的细，DIR9001的50ps，包括你发的SCKO Jitter图，都是指PLL电路中VCO的Jitter(注意你发的DIR9001 512fs在44.1采样频率处的Jitter，我看过一个测试方法报告，测试这个曲线时，输入的SPDIF采用专用信号发生器生成，其jitter为180fs(0.18ps)。
任何PLL电路从原理上来说就是一个压控振荡器+相位比较器+低通滤波器。其中相位比较器输出的就是Jitter（相位差），任何低通滤波器都有转折频率，对转拆频率以上的信号，低通滤波器可以衰减，对转折频率以下的可能还会增加。
DIR9001这类电路其PLL低通滤波器转折频率通常在15-20K，根据PLL工作原理，如果在700-10K的输入SPDIF信号的Jitter是多少，输出就是多少，这是无法标注50ps这么一个值的，所以50ps只能是VCO固有Jitter。 在WM8805的数据表中明确说明VCO固有Jitter为50ps，在PCM1701的数据表中明确标明了PLL低通滤波器的转折频率。

比如楼主用的PLL电路低通滤波器原来不是用于音频的，可能是用于CDR（通信用的时钟恢复电路）的，低通滤波器的设计转折频率很低，所以可以做到100HZ 1.9ps。因为频率高的被低通滤波器衰减了。

现在专业音频厂商流行用DDS芯片做PLL的VCO，其PLL的低通滤波可以用数字滤波器进行，性能当然更好。

另外，厂家标注的Jitter值还要注意是P-P值和RMS值，在一般情况下，P-P=RMS*10。

Jitter不是影响DAC的唯一因素，但肯定是一个重要因素。一个DAC电路将Jitter、数据滤波器，模拟低通滤波器，电源都做到极致，再加上规范的PCM布线。那么这台DAC的指标基本就受限于DAC芯片了。当然，如果要味道，那就在这个基础上做加减法吧。

德-西结构的DAC对Jitter肯定比多比特敏感，但肯定比1比特要不敏感。

heima88 发表于 2011-5-23 09:32

本帖最后由 heima88 于 2011-5-23 09:33 编辑

昨天活动中试听不记名投票结果：第一名VS第二名=====14票 VS 7票

lszyc 发表于 2011-5-23 09:39

距离不到300公里，不能亲耳一听，有点遗憾。

yyy000000 发表于 2011-5-23 10:33

回复 397# heima88


    貌似聚会的那几个帖子没有给具体的内容。对于lz的这台和明9002的1864都挺感兴趣 ，可否告知具体情况？

peterlink 发表于 2011-5-23 10:53

昨天是盲听吗？唉，没能去成真可惜

查看完整版本: 超低jitter解码器的制作和听感