有摩过CD机晶振的吗?

小鬼头

现在30多元能买到这种好书，是太值了。。。

http://www.phei.com.cn/bookshop/bookinfo.asp?bookcode=TN99090&booktype=main



《高速数字设计》

  著者： （美）约翰逊等著
作译者： 沈立等译
ISBN号： 7-5053-9909-8
出版日期： 2004-05
丛书名： 国外电子与通信教材系列
字数：587千字   定价：￥33.00元
  页码：355   会员价：￥26.40元
  开本：16开   放入购物篮  
内容简介  

　　 本书是信号完整性领域的一部经典著作，英文版已经重印了将近20次。全书结合了数字和模拟电路理论，对高速数字电路系统设计中的信号完整性和EMC方面的问题进行了深入浅出的讨论和研究。其中不仅包括了关于高速数字设计中EMC方面的许多实用信息，而且包括了许多有价值的测试技术。另外，书中详细讨论了涉及信号完整性方面的传输线、时钟偏移和抖动、端接、过孔等问题。
    本书通俗易懂，是高速数字设计人员必备的参考书，实用性很强，独特地将理论与实践方法相结合，适合从事模拟和数字电路设计的相关人员使用。本书可以作为大专院校相关专业师生的教学参考，对于体系结构设计人员、EMC专家、印刷电路板设计和布线专业人士也是一本极具价值的参考书。  
第1章    基础知识
1.1    频率与时间
1.2    时间与距离
1.3    集总与分布系统
1.4    关于3 dB和RMS频率的解释
1.5    4种类型的电抗
1.6    普通电容
1.7    普通电感
1.8    估算衰减时间的更好方法
1.8.1    测量一个响应曲线下的总面积
1.8.2    应用到图1.15中
1.9    互容
1.9.1    互容与串扰的关系
1.9.2    端接电阻之间的互容
1.10  互感 23
1.10.1    互感与串扰的关系
1.10.2    磁耦合环路的反向
1.10.3    容性耦合与感性耦合的比率
第2章    逻辑门电路的高速特性
2.1    一种年代久远的数字技术的发展历史
2.2    功率
2.2.1    静态和动态功耗
2.2.2    驱动容性负载时的动态功耗
2.2.3    叠加偏置电流产生的动态功耗
2.2.4    输入功率
2.2.5    内部功耗
2.2.6    驱动电路功耗
2.2.7    输出功耗
2.3    速度
2.3.1    电压突变的影响，dV/dt
2.3.2    电流突变的影响，dI/dt
2.3.3    电压容限
2.4    封装
2.4.1    引脚电感
2.4.2    引脚电容
2.4.3    热传导（QJC和QCA）
第3章    测量技术
3.1    示波器探头的上升时间和带宽
3.2    探头接地环路的自感
3.2.1    计算接地环路电感
3.2.2    算出10%~90%上升时间
3.2.3    估算电路的Q值
3.2.4    结果的重要性
3.3    探头接地环路检测到的假信号
3.3.1    环路A的变化电流
3.3.2    环路A和环路B的互感
3.3.3    应用互感的定义
3.3.4    磁场检测器
3.4    探头是如何加重电路负载的
3.5    特殊的探头构造
3.5.1    自制的21:1探头
3.5.2    低电感接地环路的夹具
3.5.3    嵌入式探测夹具
3.6    避免检测到来自探头外壳电流的信号
3.7    观测一个串行数据传输系统
3.8    降低系统时钟
3.9    观测串扰
3.9.1    关掉原始信号
3.9.2    关掉串扰
3.9.3    产生人为的串扰
3.10  测量工作容限
3.10.1    附加噪声
3.10.2    宽总线的时序调整
3.10.3    电源
3.10.4    温度
3.10.5    数据吞吐量
3.11  观察亚稳态
3.11.1    测量亚稳态
3.11.2    理解亚稳态的特性
3.11.3    长判决时间的证据
3.11.4    亚稳态问题的解决方法
第4章    传输线
4.1    普通点对点布线的缺点
4.1.1    点对点布线的信号畸变
4.1.2    点对点布线的EMI
4.1.3    点对点布线中的串扰
4.2    无限均匀传输线
4.2.1    理想的无畸变、无损耗传输线
4.2.2    有损耗的传输线
4.2.3    趋肤效应
4.2.4    邻近效应
4.2.5    介电损耗
4.3    源端及负载阻抗的影响
4.3.1    传输线上的反射
4.3.2    末端端接
4.3.3    源端端接
4.3.4    短线
4.3.5    不良端接传输线的建立时间
4.4    传输线的特殊实例
4.4.1    未端接线路
4.4.2    连接在线路中间的容性负载
4.4.3    等间隔的容性负载
4.4.4    直角弯曲
4.4.5    延迟线
4.5    线路阻抗和传播延迟
4.5.1    传输线参数的控制
4.5.2    同轴电缆的计算公式
4.5.3    双绞线的计算公式
4.5.4    微带线的简单公式集
4.5.5    带状线的简单公式集
第5章    地平面和叠层
5.1    高速电流沿着电感最小路径前进
5.2    完整地平面的串扰
5.3    开槽地平面的串扰
5.4    平行交叉地平面的串扰
5.5    指状电源和地线的串扰
5.6    保护走线
5.7    近端和远端串扰
5.7.1    感性耦合机制
5.7.2    容性耦合机制
5.7.3    互感和互容的混合耦合
5.7.4    近端串扰如何变成一个远端问题
5.7.5    展示两线之间串扰的特征
5.7.6    使用串联端接减少串扰
5.8    印刷电路板如何叠层
5.8.1    电源和地的规划
5.8.2    机框层
5.8.3    选择走线尺寸
5.8.4    布线密度和走线层数
5.8.5    经典层叠
5.

147369

楼上提到的二本书可否发我一分?FTP下不了了.我的信箱已PM告诉您.多谢!

147369

晶体本身的jitter(或者换一种说法就是晶体振荡器的相位噪声,不知道我的理解是否有误?)我想并不对Cd机的播放音质有多大影响,我的意见是影响音CD机音质的是晶体振荡器频率的制造误差,而不是晶体本身的jitter.前面我的观点就是这个意思.但我完全同意johnson关于晶体本身jitter的说法,绝对没错!我猜通常所指CD机时基的jitter是指机器内部两个不同的晶体振荡器因为不同步而引起的周期性的噪声而不是作为晶体本身的jitter?CD机的电路原理我不十分清楚,不知道我理解的对不对?
  我的观点并不矛盾,一是要保持整个系统(录音和还原)所有晶体的输出频率的准确和稳定,或者是把晶体频率微调使他们同步,当然同步后也必须保持稳定.这就是我的观点.因为琐事缠身,我没时间去试,我贴出这个贴子的意思就是欢迎别人去试验和对我的结论提出不同的意见.

REMI_gao

以下是引用小鬼头在2004-11-12 11:06:00的发言：

太谢谢了[em09]



好呀，再谢谢。烦传到我另一个朋友的20M邮箱xhhgjm@21cn.com


原来老外还有这种有趣之事[em11]。。。

谢谢讲解[em09]。。。。令我茅塞顿开

我也感觉用门电路做接口不如用高速比较器，先不说自身的噪声，单就PSRR来说，门电路仅6db,高速比较器在这方面（对电源引入的噪声）应该已经有较大的优势。

JOCKO给出的时钟电路是BJT的，他的电路很有特色。。。。。。。上次我通过论坛做的PCB正是JOCKO给出的线路，当时还担心IP（知识产权）问题，所以一直不敢张扬。。。。我前段时间翻箱倒柜，NND，终于让我搞清楚，JOCKO这种振荡线路形式原来是一早就有、不是他独创的——我家一本电路图集就有一个，也是唯一一个标称是“低噪声振荡”的电路（KC、LC的那种都不是，呵呵），除了个别元件取值不一样外，跟它的线路八九不离十

觉得JOCKO的振荡+KC接口可能是比较理想的方案，有机会的话把两者结合起来。。。不过，我还是担心里面有IP问题，尤其是想在论坛公开。。。兄台身在境外，这方面有何指教？

请鬼版把以上2本寄给我可以吗?谢谢斑竹. remi_gao@126.com

REMI_gao

以下是引用finneybear在2004-11-12 8:22:00的发言：
我有<I></I> PDF<I></I> 版的.<I></I> 有谁要?

这些日子在和<I></I> Elso<I></I> Kwak<I></I> 聊<I></I> Kwak<I></I> Clock<I></I> 7/8<I></I> 的设计和改进方向.
如果大夥有兴趣的话,<I></I> 明天我找个时间介绍一下<I></I> KC-7<I></I> 的电路原理
和<I></I> LClock-2/LClock-3<I></I> 设计不当的地方,<I></I> 如何?

我很想要此书.请大哥寄给我可以吗?我的 remi_gao@126.com

音乐虫子

本论坛的的时钟PCB,,有没有打算连晶振一起买??是什么级别的晶振

小鬼头

第一段说得挺好，但第二段。。。与第一段好象有些矛盾耶。。。。

第二段中，你把焦点放在数字电路的同步上。。。

我前面转过JOHNSON的观点了，晶振的JITTER来自几方面：一是晶体的热噪声，二是晶体的振动噪声（机械噪声），三是电路的噪声。。。我觉得这是正解。疑惑的是谁的贡献大，我们能力范围内能挖掘多少，哪个方面去努力可以更见效。

147369

我还没在CD上试验,还说不出根据,但我说的数据是我亲自测的.原子钟只是短期和长期的稳定性高,但瞬间的稳定性肯定会不好,因为它的震荡信号不是由高Q回路产生的,瞬间的稳定度(相位噪声的时域描述)不好是当然的!而晶体则不然,它是高Q元件.如果在电路上想些办法(如选择低损耗的槽路电容,改变信号的引出方式如使晶体在做谐振元件的同时还做滤波元件)加强机械强度和防震,那么几毛钱的晶体出来的信号纯度很容易赶上几十万的标准信号源,更不用说那些封在玻璃泡里的高精度晶体了这是我的实践证实的.
  现在的问题是如你所言,究竟这么做的意义有多大,我们的回报是多少?这是需要实践检验的,我还加上一条,如果我们的振荡器绝对是16.9344MHz,误差是
0.1PPM,那么这个CD机的其他部分的晶体或者更直接的说唱片公司的设备上的晶体是不是也达到了这样的精度?这也许提示我们该把其他部分的晶体也采取如我的上贴所述的稳定措施,或者干脆把16.9344MHz振荡器做成频率可以方便的随时微调的以达到和别的部分精确同步的目的?不知那位兄弟可以亲自试一下?欢迎板砖,也欢迎鬼版把我的这个贴子译成E文,贴到Diyaudio上去,看鬼子怎么说?我看还成,要是笔译就勉为其难了!

小鬼头

以下是引用147369在2005-3-7 19:02:00的发言：
CD的时钟晶体精度之我见
在下认为造成jitter的原因在于晶体频率的制造误差而不在于晶体的相位噪声

据说是原子钟出来的频率

我正疑惑这个问题,就是晶振本身对JITTER所作的贡献/比重有多大....但你有何依据?

...前段时间,看到一个老外帖子,没记错的话,说原子钟的JITTER也一样是比较大的...呵呵

hclfy

具体您可以qq 67093201 或 hclfy@163.com跟我联系，谢谢。

zhcong

以下是引用hclfy在2005-3-15 12:23:00的发言：
15天前到晶振厂商要求定做4脚和2脚16。9344M<I></I> <I></I> 10ppm晶振各一个，昨天去拿，晚上开工，先换上2脚试验，开机听效果，发现声场变宽，细节表现丰富，密度增加。

再换上4脚实验，发现效果没有2脚的好，声音听起来软，力度不够，可能是我的DSP内部时钟信号发生器电路比这个4脚的内部电路做的好，也许是供电问题，改天准备用直流给晶振供电。再修改输出电路的驱动和缓冲部分。

自己的经验如下：
4脚的要有好的外围电路，否则效果难以保证，如果想换晶振，还是定做1－2个精度高点的2脚晶振，这样受到的效果比较显著，而且打摩容易。当然，如果真正玩机，多麻烦也是一种乐趣，毕竟在打摩的过程中获得了很多对完美的追求和向往。
谢谢。

那有定做4脚和2脚16。9344M 10ppm晶振的？？能代订吗？？

hclfy

15天前到晶振厂商要求定做4脚和2脚16。9344M  10ppm晶振各一个，昨天去拿，晚上开工，先换上2脚试验，开机听效果，发现声场变宽，细节表现丰富，密度增加。

再换上4脚实验，发现效果没有2脚的好，声音听起来软，力度不够，可能是我的DSP内部时钟信号发生器电路比这个4脚的内部电路做的好，也许是供电问题，改天准备用直流给晶振供电。再修改输出电路的驱动和缓冲部分。

自己的经验如下：
4脚的要有好的外围电路，否则效果难以保证，如果想换晶振，还是定做1－2个精度高点的2脚晶振，这样受到的效果比较显著，而且打摩容易。当然，如果真正玩机，多麻烦也是一种乐趣，毕竟在打摩的过程中获得了很多对完美的追求和向往。
谢谢。

hclfy

jybajiao

如题

翻版HQ

[em11]

风流娃娃

以下是引用wzy728在2004-10-28 10:46:00的发言：
机子是YLJ的马际?0,用台湾产的TXC晶振.其他电路一点未动,甚至晶振的供电也只是从附近的IC就近引出,原电路的晶振的负载电阻电容也还没空拆掉,但是效果就是&quot;换了一台新机&quot;.

哈哈，夸张了吧。

哈哈儿

以下是引用小鬼头在2004-11-12 8:45:00的发言：
。


LClock<I></I> 2的原理图
<img src="attachments/dvbbs/2004-11/2004111284442625.gif" border="0" onload="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=\'Click here to open new window\nCTRL+Mouse wheel to zoom in/out\';}" onmouseover="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.style.cursor=\'hand\'; this.alt=\'Click here to open new window\nCTRL+Mouse wheel to zoom in/out\';}" onclick="if(!this.resized) {return true;} else {window.open(\'attachments/dvbbs/2004-11/2004111284442625.gif\');}" onmousewheel="return imgzoom(this);" alt="" />

[em11]

HQ

以下是引用小钳子在2005-4-9 14:37:00的发言：
然后让海创用铁壳封装![em11]

      [em09][em11]

小钳子

然后让海创用铁壳封装![em11]

小鬼头

一稿多投[em11][em11]

http://www.hifidiy.net/dispbbs.asp?boardID=2&ID=9774&skin=0

好久没有纸上谈兵了。。。。

CD机/解码器中，时钟信号可比作是血脉。而JITTER能影响声音的好坏已成为共识，虽然影响机理无人能晓。

近一段时间以来，通过中国音响DIY坛上网友们的实践，一再证实了晶振的重要性。普遍反映更换CD机/解码器的晶振后，收到了甚佳的效果，通常要比更换其它任一元件比如运放、电容、二极管收效大。

兴之所至，我小鬼头近期翻看了N本书籍、阅过N份中英文资料、琢磨过N种线路、参考过N篇原理分析文章。。。。呵呵，以终于抓了点皮毛。现将所得供网友们参考。因本人是门外汉，现仅从业余DIY者的角度来谈，细节上没有深入探讨，不当之处请指教。

一、晶体振荡器的基本机理
   凡振荡器，都可视作一个全频带的正反馈放大器再加上一个滤波器。就晶振来说，晶体在这里担当选频的任务，从输出中选出所需的信号返回到放大器的输入端，维持振荡。
     JITTER是指时钟的跳动，另一种表述是相位噪声。而任何噪声，都是来自原来放大器/线路的原始噪声以及AM、FM调制后的产物。

    一个放大器，要维持振荡，正向放大系数须大于1。开始时，一接通电源后，由于放大器存在噪声，在正反馈的作用下，放大器噪声被放大再返回再放大，循环之下，输出电平逐渐上升，直至电路中不能再提供能量维持电平的增长，此一瞬间，由于线路中存在损耗，电平出现下降之势，这种下降之势再被电路循环放大，从而产生了电平的下降。如此电平升高、下降，持续反复后形成了振荡。

二、晶体振荡器的要点分析
   1、石英晶体的Q值
    公式表明，带负载后石英晶体的Q值直接关乎相位噪声。忘了相位噪声的计算公式中，是与带负载后的Q值成反比，还是与带负载后的Q值平方成反正。手头有资料显示，普通石英晶体的空载Q值为10万至20万（还是200万），高精度石英晶体的空载Q值为300万。或许我们可以这样理解，Q值越高，滤波能力越强，对无用的噪声抑制越好，相位噪声就越小，换言之JITTER就越小。

    2、石英晶体的工作模式
    石英晶体分为专用于串联谐振和专用于并联谐振两种，市面上常见的是并联谐振。那些CPU常使用的是一个非门组成的晶振电路中，晶体处于并联谐振状态。而这种电路被大量使用，因此我猜测这恰恰是市面上难见到串联谐振用晶体的原因。。。。而由一个非门组成的晶振电路几乎是所有线路中性能最差的一种（见下述）。。。呵呵

    石英晶体可等效为一只电感和两只电容的串并联，故存在两种谐振频率，一个是并联谐振频率Fp，另一个是串联谐振频率Fs。并联谐振用的晶体，两者频率相差很小，数M的晶体频差只有1K左右，FP经FS高。。。。串联谐振用晶体的情况就不知道了。。。。

    若果选用石英晶体出错，例如，并联用的晶体被用作串联，Q值会大大下降。。。。这是我目前的猜测和所信（原因是缺乏资料，5555）。。。若不是，厂家就不会向订制者提供这两种选择。有人称，并联模式的晶体也可工作在要求串联模式晶体的电路中。。。两者频率相差不大，但效果恐怕要大打折扣。

   3、加在晶体上的功率和晶体的避震
    晶体的工作机理，也是利用晶体的机械谐振和类似于压电效应的效应。这种情形，就类似于弹簧的拉伸振动。这里存在一个工作区域问题。粗看了手头上的资料知道，加上晶体的功率不能大于2mW，否则会引起机械形变，影响使用效果。。。怎么计算这个功率还不知道。。。。但起码的一点，就是不能令加在晶体两端的振荡电平过高。。。可能取得低一些比较稳。。。。我前面说的一个非门组成的晶振电路，性能不佳，这里应该算作一个重要原因。
   既然晶体是利用机械谐振和“压电效应”，那么外界施加在其上的机械振动，都会最终形成电信号。。。在电路上产生相应的噪声，因此需要尽量避免。

    4、电平幅度稳定问题
    熟悉低频振荡器的朋友都知道，低频振荡器的性能很重要的是取决于能不能将输出的幅度较好的稳定下来。手头有些例子，同样的线路，配上做得好的稳幅电路，得到的波形失真为万分之一，做得差点的，失真在千分之三，相差一个数量级。
   再回头看一看一个非门组成的晶振电路。这种电路并没有稳幅措施，是最粗糙的，即要利用电源本身的限制特性来稳幅，效果可想而知。
   我前面帖子曾说过的国内电子技术手册有两个成品晶振线路，性能甚佳，两者的共同点均是设有分立件的AGC线路，即自动增益控制线路，起到控制输出幅度的作用。。。而加上AGC电路后是一个闭环系统，比起利用放大器的自身裸特性，对幅度稳定的控制力要强。。。但这里应该涉及到环路滤波器的设计取值问题，就象CS8412的PLL滤波器一样，能影响听感，里面很有些学问，。。。我小鬼头也不懂，呵呵

   5、放大器的线性、噪声问题
   振荡器中的放大器，不可能是完全线性的，而非线性，则代表着“调制”。信号经过任何一个非线性的放大器，都会产生波形的畸变，换言之，在频谱上产生了新的信号。。。这也意味着——噪声。
   既然放大器实际上是“调制器”，那么放大器本身的噪声应该低。否