- 积分
- 3704
- 在线时间
- 4669 小时
- 最后登录
- 2024-4-1
- 阅读权限
- 100
- 精华
- 6
- UID
- 1077
- 帖子
- 3314
- 精华
- 6
- 经验
- 3704 点
- 金钱
- 2484 ¥
- 注册时间
- 2004-7-24
|
楼主 |
发表于 2010-4-16 20:31
|
显示全部楼层
继续话题
DDS芯片当时可选的比较多,主要是ADI的产品,ADI的DDS芯片里最便宜的是AD9850,可惜性能太差,连反sinc滤波器都不带。AD9854和AD9852是中坚力量,在雷达、通讯中使用的比较多,最新产品则是AD99XX系列,不过07年时也不太好买,最后还是选了AD9852,AD9852应该是AD9854的简化版本,省掉了正交输出,不过用来当时钟,这个功能也没什么用。价格上AD9852也是比较相宜的。在几十MHZ输出频率下,不用内部PLL的时候,AD9852时钟输出抖动在10PS多。
DDS的参考时钟是器件选型的重中之重。先后测了几个国产的晶振,包括普通PXO,温补TCXO相噪都不太理想。
下面是07年实测的一个国产TCXO,近端相噪是在是太大了,没法用。
手机拍摄,凑活看
最后还是老老实实的选进口的晶振,AD9852最高可以输入200MHZ的时钟,并且支持LVPECL输入,所以我就选了一块LVPECL输出的差分晶振,ON的NBXDBA015,其内部结构是一个高稳定的晶体+PLL倍频,这块晶振不错,是好东东。虽然是个50PPM的晶振,但是实际上,时钟抖动和温度稳定性指标没有直接的关系。
DDS的总线直接和FPGA连接,DDS输出的差分正弦信号低通滤波去掉杂散后再送回DDS自己的比较器,比较器输出给FPGA当时钟用。DDS在捕获9001输出的时钟时必须要快,保证FIFO在拉破前跟上输入时钟,但是在稳态时的调整频度必须要小,且调整尺度也要小,这些都要靠FPGA的PID算法的参数来控制。
此外,可以考虑把FIFO的空满程度也纳入FPGA的控制算法,这样长时间的不断电使用FIFO还能保持半满的状态,不至于空掉或者溢出。
(待续) |
|