全IC高性能前级设计与制作

ACDC2017

Nilsson 发表于 2017-11-16 19:56
昨天一晚的成果，就当做是demo板吧，已经投板了，不出意外的话，下周初应该就能做出来进行验证了。

这才是好的PCB设计。

ACDC2017

flyingf 发表于 2017-11-17 09:12
有没有 LR-C 线路图含取值的部份我可以学习一下，我倒是没有考虑到过信号线输入端共模干扰的问题，我假设 ...

体积还有点大。

mxwmke1

请问，你强调的是电路结构的相似吗？前级电路的结构无非是输入缓冲-音量控制-增益放大-缓冲输出。按照你的意思，天下的前级都是一样的了，何止影子……？

我设计的这个前级电路，是在分析运放本身性能特点和内部结构以后，为了充分提升071和5532两个型号运放的性能挖掘潜力而分别改进的电路，重点在两个单级电路的设计，而不是组成前级的电路架构。这与前面坛友的谈论都已说过啦。这个本质的差异，也会造成最终性能与你的QUAD34的很大差异，比如失真和噪声性能，负载能力等等。而QUAD的设计只是把运放当运放使用，外围搭配的都是标准电路，性能由单只运放本身保证。

以上讨论尚未涉及前级设计的其他技术，如供电、接地、PCB工艺等，仅仅就主放大电路本身进行讨论。

我却认为电子器件都有它的应用模式范围，过早论断一个未成形的前级性能，还声称有能力把运放不当运放用，这只是你的一厢情愿 。待完成后又拿去总部测量一下再下结论不迟。

Nilsson

flyingf 发表于 2017-11-17 09:12
有没有 LR-C 线路图含取值的部份我可以学习一下，我倒是没有考虑到过信号线输入端共模干扰的问题，我假设 ...

POWWER_SUPPLY_filter_differential_mode


differential_response


上面是电源部分LRC的电路图和仿真，里面有取值，请参考。
输入信号线共模抗干扰，我这里主要是针对共模的射频（RF）干扰，因为这些射频干扰是运放不能处理的。

都是现在的电磁环境所逼迫，不得已而为之，希望你以后设计电路的输入端口也要加上这个啊。

实际电路上，我现在的处理方法是，RCA输入插座端，就近并联RC做端接，然后SIG+和SIG_GND分别串磁珠进来，再经过村田的信号线用共模滤波器，最终进入主放大器输入端。

Nilsson

ACDC2017 发表于 2017-11-17 10:03
体积还有点大。

电路规模不一样，现在电路布局已经尽量紧凑了，体积上可能暂时没有进一步缩小的空间里。这一版PCB实际效果如何，待做出来后实际验证。

lbx

搞成这样复杂，例不如玩分立。

Nilsson

lbx 发表于 2017-11-17 11:49
搞成这样复杂，例不如玩分立。

电路结构上已经很简单了，才一级自举加一级并联。

Nilsson

mxwmke1 发表于 2017-11-17 10:10
我却认为电子器件都有它的应用模式范围，过早论断一个未成形的前级性能，还声称有能力把运放不当运放用， ...

还真就有点这个追求。

ACDC2017

lbx 发表于 2017-11-17 11:49
搞成这样复杂，例不如玩分立。

我是真不信分立能好过集成。

lbx

ACDC2017 发表于 2017-11-17 12:01
我是真不信分立能好过集成。

看用在那里，如低噪，平行，精度，那是专用运放的强项，
但现数码音源下，要项班，真的，分立好，

Nilsson

lbx 发表于 2017-11-17 12:12
看用在那里，如低噪，平行，精度，那是专用运放的强项，
但现数码音源下，要项班，真的，分立好，

某入门级前级内部图，好像这是全运放的。

lbx

Nilsson 发表于 2017-11-18 09:39
某入门级前级内部图，好像这是全运放的。

厂机，基于成本考滤用集成是很正常的，特别这机，有太多的平行不平行转换。

运放集成 内部输级基本都是AB类的，要是有强迫证的烧友，知道，不知他如何想。

我的意思是：http://bbs.hifidiy.net/forum.php ... =1325904&extra=

Nilsson

lbx 发表于 2017-11-18 10:21
厂机，基于成本考滤用集成是很正常的，特别这机，有太多的平行不平行转换。

运放集成 内部输级基本 ...

售价几千元的厂机，可能确实是受制于成本，不过上面图里这一台，未必如此。

您帖子里的“指导意见”，对于能够很好掌握技术的DIYer来说，不会纠结的。提高技术水平可以使自己不再纠结这些问题。

无语密码

不明白3个问题：
1、为什么要强调第一级是低频失真？
2、为什么要强调第二级是高频失真？
3、并联不一定能实现低阻抗，还要并联？

Nilsson

无语密码 发表于 2017-11-18 10:56
不明白3个问题：
1、为什么要强调第一级是低频失真？
2、为什么要强调第二级是高频失真？

无语...你的提问有密码？一个问题都没看明白，对应前面哪个帖子的哪段讨论？再详细一点描述。

无语密码

Nilsson 发表于 2017-11-18 11:15
无语...你的提问有密码？一个问题都没看明白，对应前面哪个帖子的哪段讨论？再详细一点描述。

第一级电源高频内阻大，所以不适合高频；
第二级反馈电阻值是用于高频反馈电路的，所以会消耗大电流，容易出现开关失真·。对高频而言，不会出现开关失真
并联不一定能降低内阻，是因为输出串了电阻

无语密码

1#图是不适合复杂的，关键还是稳定性问题

ss0009671

Nilsson 发表于 2017-11-17 11:59
电路结构上已经很简单了，才一级自举加一级并联。

这个自举可能要玩砸.

Nilsson

无语密码 发表于 2017-11-18 12:10
第一级电源高频内阻大，所以不适合高频；
第二级反馈电阻值是用于高频反馈电路的，所以会消耗大电流，容 ...

请问你说的高频是多高的频率，10k还是10M，觉得这个自举电源电路的内阻大到什么程度，几百毫欧级or几百欧级，还是k欧级别？
这个自举电源，除了增加BJT扩流，分别还有滤波电容，而单级TL071的电流消耗大概是1.4mA。是否已释疑？

第二级反馈电阻的取值，我觉得恰好是：是否了解5532设计的所在，也是为什么不用10k/3.3k的原因。By the way，5532可以无失真地在全频段驱动最低600欧的负载，在输出信号幅度为10Vrms的条件下。而同样的反馈电阻取值的情况下，这一级却不能使用TL072。

关于第二级并联的设计（本帖42楼回复另一位坛友时，已讨论说过），再说明一次吧，目的是为了“增加驱动能力”和“降低噪声”，并不是你们都说的“降低内阻”。

Nilsson

无语密码 发表于 2017-11-18 12:13
1#图是不适合复杂的，关键还是稳定性问题

这个……这一楼是要讨论什么？具体点儿，点儿。