- 积分
- 291
- 在线时间
- 2670 小时
- 最后登录
- 2025-2-12
- 阅读权限
- 50
- 精华
- 0

- UID
- 393011
- 帖子
- 388
- 精华
- 0
- 经验
- 291 点
- 金钱
- 284 ¥
- 注册时间
- 2011-9-7
|
本帖最后由 danielzdh 于 2012-6-30 09:31 编辑
俺是新手,不清楚jitter也不清楚jitter对DA有多大影响,不过最近研究了传输线模型,又看到了这个帖子发现有点不对
外界干扰、电平的波动、电流本身在传输线中的折反射和色散都会引起时钟信号的抖动动以及波形的上升和下降沿的失真,在我推导和仿真的100K这个频率时钟的波动(和数字音频的频率差不多吧)在40mm传输线(外界干扰忽略,电平波动1%)一般会达到-90~-100DB这个级别换成时间应该是100多到300ps,如果没有完整的地平面,也就是没有用多层板在时钟线下大面积铺地,这个是标会更加恶化。也就是说这么大的波动时不可避免的,这么大的波动jitter应该也不小吧。这就是为什么高频时钟或者要求精度高的都用差分走线,而且不能跨不同电平平面,高端的PLL芯片也有差分输出(就是两根正负的时钟线并排走,拐弯和长度都一样,这样受到的影响对称导致上升,下降沿波动抵消),而目前的DA芯片还没有哪个用到差分时钟,所以追求几PS的jitter基本上是扯淡(50ps左右还是可能的),除非你保证你的传输线理想,并且无干扰,电源的波动为零。 |
|