超低jitter解码器的制作和听感

神兵作坊

有实物有实战，不是纸上谈兵。
楼主起码能用事实来证明自己的理论，一些朋友不认可，请也拿出自己的杰作来证明。

卡西利亚斯

楼上，您这五道杠应该贴在耳朵上滴~~~

顺便关注一下这个消息：“恭喜楼主的DAC在论坛杭州线下活动中,DAC ...
swing 发表于 2011-5-23 03:15

贴耳朵就看不到了，还是贴脑门上吧，再说老虎的脑门不是有个 王 字么。

foodoo

楼上，您这五道杠应该贴在耳朵上滴~~~

顺便关注一下这个消息：“恭喜楼主的DAC在论坛杭州线下活动中,DAC ...
swing 发表于 2011-5-23 03:15

    强烈要求爆料。。。

卡西利亚斯

回复  卡西利亚斯
兄弟，你可是偶像级人物来的。我从你的帖子里学到不少东西。
lszyc 发表于 2011-5-23 08:31

那些老东西都不值得一看，这两年学习到了更多东西，只是没有时间总结罢了。
对于PLL我研究也不是很深，不过我认为CDR里的VCO的固有PJ应该是低于50ps的。
而楼主的是NSC的方案，其计算器是不适合使用在音频范围，所以我不认为PJ真的可以达到所标称的1.8ps，当然实测更能说明问题。

SCKO是应该直接接DA的，因为ΔΣ实际上就是PDM调制器，内部都是并行结构的，比较注重MCLK，而SAR则是注重BCLK，因为内部的串行转并行和使能控制都依赖这个时钟。

PCM1701的ds我没有，可以的话麻烦你上传一下，谢谢。

lszyc

那些老东西都不值得一看，这两年学习到了更多东西，只是没有时间总结罢了。
对于PLL我研究也不是很深， ...
卡西利亚斯 发表于 2011-5-23 12:29

不好意思 ，是我记错了，是DIR1703，就是DIR9001中提到的参照芯片
http://www.datasheetcatalog.org/ ... ruments/dir1703.pdf

在第七页有滤波环路特性，DIR9001的PDF中提到过DIR1703.功能和脚位都对应的。据说主要改进是DIR9001的固有Jitter更小，但环路带宽更大，对输入Jitter的宽容度更大。PLL我就不敢班门弄斧了。

sunsenkun1981

昨天在聚会现场有听到过这个解码器，感觉很清亮，很像一些北欧的机器的风格，很好听。
如果要说缺点，我唯一觉得就是少了一点点音乐味，当然，时间无完美，这部机器调音已经够好。

swjhf

有道理，顶一下

china13

现场大家的听感相同,是个好DAC! 希望早出产品造福烧友!

卡西利亚斯

不好意思 ，是我记错了，是DIR1703，就是DIR9001中提到的参照芯片


在第七页有滤波环路特性，DIR900 ...
lszyc 发表于 2011-5-23 13:00

回头又翻了下书, 关于PLL里环路滤波器这一章确实是很深,不是一点两点就说的清楚的,看来还要慢慢理解。

yiran609

LZ高人，可惜听不到此DAC的声音，不过对神论很是兴趣

nongda

昨天在现场听了，感觉很好。个人觉得和那台专业厂出换电源的机器还是在透明度上有差距，但是那个不是我等能盼到的。老P这个我想是昨天这几个中第2名的。
下午大家都听的比上午认真多了。
也希望和上午功放一样杀出一匹黑马，但是杀出一台功放。
可见大家都渴望交流和分享。
谢谢组织者，与大家分享成果的大侠们！

wzy728

这个机器昨天参与的大家都听了，我这里也给P兄提下意见：

1，调试有点仓促，锁不住信号或者锁起来很慢，兼容性不太好。
2，声音不太平衡，中低频不够，表现在吉他的共鸣声不足
3，声音圆润度还可以，但是细节不明显，表现在女声的颤音表达不足。

BTW:声音的凝聚力确实可以~

foodoo

凝聚力不足是很多diy产品的通病。。。

peterlink

很可惜没时间去，关心这个实际听音的效果，可是大家总结的听感和jitter没有太大的逻辑关系：
1. P兄的机器有没有“0 jitter”开关功能？就是断开和接通超级PLL的功能？如果有的话，AB试听就可以知道这个Jitter超低说法对听音效果的影响了；
2. 现在的音色为什么不是解码芯片、不是运放、不是电源和电容造成的呢？为什么大家认定是超低Jitter带来的呢？
3. 现在的Jitter到底多少？在什么情况下用什么仪器测出来的？

既然提到jitter和听感，现在听感有了，只要你能证明这个是超低jitter电路带来的效果，我相信99%的人会支持你的。

tan1122

有仪器，有技术就是好。想玩啥玩啥。

卡西利亚斯

事实是低通滤波器还没做好，算法需要更新。
其他的没什么问题，我认为抖动是很低的，但是我不相信可以低达1.8ps 。

chenxiuping15

赞同上面两位大侠的观点。

在国内DIY的作品中，鲜有这么高技术含量的。
就算是在国内厂机中，也未曾出现采用射频PLL作为时钟的产品。

peterlink

回复 417# 卡西利亚斯


       完全赞同。PLL低通截止频率太低造成当VCO振荡频率与输入频率偏差较大并且抖动的分量偏向高频时失锁，估计低频增益也偏大了。
     1.8ps的抖动很多仪器都测不出了，它需要相当高端的仪器，并且相当高端的低相噪时钟源，所以我认为这只是一个理论值，以目前的民间技术很少有人可以实测到。

nongda

这个机器昨天参与的大家都听了，我这里也给P兄提下意见：

1，调试有点仓促，锁不住信号或者锁起来很慢， ...
wzy728 发表于 2011-5-23 20:43

1，的确如此，不太锁的住；
2，中低频问题，听第一遍时，和后面几个比，的确是低音部份明显不如，但是要求听第2边后，个人感觉这样的低频够了。