超低jitter解码器的制作和听感

好玩100 · 发表于 2011-7-8 21:41

不说话，只帮顶

水清无敌 · 发表于 2011-7-11 21:36

4046就是浮云！只有非科班出身的采用它

水清无敌 · 发表于 2011-7-15 21:44

完了，这个坛子的深度到此为止。

dekiller · 发表于 2011-7-17 23:29

时钟的jitter对声音影响非常重要，那就试试把jitter搞到最小，本dac设计的时钟经过三级锁相环，过滤所有的时 ...
pmusic 发表于 2011-4-19 23:02

技术问题我不懂得，但LZ的结果是模拟的还是实际测试的？

china13 · 发表于 2011-7-18 00:55

好贴!

爱的罗曼史 · 发表于 2011-7-18 01:05

看了这帖子，发现牛人不少。

wlq307 · 发表于 2011-7-18 14:54

过来学习一下

laokuo · 发表于 2011-7-18 16:19

关注客观的实际测试指标....以及客观听感

laokuo · 发表于 2011-7-18 17:29

学习中,看完,有些回贴,差点笑翻....哈哈...

特别有趣的一句:躺着也中枪.....

lgp105 · 发表于 2011-8-4 03:13

要么是计算值要么是主观听感要么是几个大仙之间的个人感觉知识范围辩论哎来点实际的实测参数才是皇道说那些屁的主观听感要毛用每个人喜好不同犹如皇帝新衣你说听的出他说听不出听的出的你怎么来证明你听得出不要说你的耳朵好吧那怎么来证明你的耳朵比别人好

不知所谓胡言几句

汤冒户七 · 发表于 2011-8-4 08:37

提示: 作者被禁止或删除内容自动屏蔽

luoxing · 发表于 2011-8-9 22:09

留个标记，仔细看看。

神兵作坊 · 发表于 2011-8-11 11:58

要么是计算值要么是主观听感要么是几个大仙之间的个人感觉知识范围辩论哎来点实际的实测参 ...
lgp105 发表于 2011-8-4 03:13

关于听感方面，大家都说好的当然是好的。广受欢迎的东西当然是最符合实际的东西。
楼主的机器是现场烧友投票选出来的，是最受欢迎的，你不能说现场烧友在做P事。

lhx888 · 发表于 2011-8-27 15:43

不错

henmeng · 发表于 2011-9-22 17:21

隔壁论坛正在以打击神棍的名义否定jitter对声音的影响呢。
神兵作坊发表于 2011-4-20 09:16

隔壁的，，，那些连jitter是啥都不知道，，，，在那吹。。。

麻烦这两位认真看看人家的帖子！！！！！、

打击神棍是说数字接口传输jitter对声音没有影响！

不是说DA数模转换的时候jitter没有影响，DA转换的时候jitter对模拟信号当然是有影响的

ningmeng4780 · 发表于 2011-9-22 18:57

都是一群光说不练的昏蛋。自己的东西根本拿不出手。还在那里瞎掰。有本事自己搞个出来大家围观一下。真是意淫强国手银强身

你在的森林 · 发表于 2011-10-2 12:24

开始还觉得LZ说的有道理后来发现LZ疯了

你在的森林 · 发表于 2011-10-2 12:49

自从看到爱因斯坦我就觉得菊花一紧。。。
后来上升到神学的高度。。我彻底觉得楼主这贴九成九的用心是为了商业炒作。

另外说点技术上的~
看来LZ貌似是做板级设计而不是做IC的啊……
low jitter的IC在工艺和版图上是需要特殊设计的。比如AD9515等低JITTER的专用分频芯片。况且这种IC的管脚jitter都要到几个PS。至于你用的DA。即使输入的时钟信号jitter做到1PS左右。不过有意义吗？
另外搞过一些DSP的大概都知道jitter反应到输出中是会恶化信噪比。也就是jitter大了SNR就小。jitter小SNR就大。这也是为什么厂家不会给出设备jitter 这个指标的原因。因为这个参数已经被SNR包含了。所以LZ的。JITTER不同，SNR一样的情况也是不可能的。
另外看你的FPGA具体型号看不清啊~不过貌似不像Stratix或vertex这样的高端货。假如是altera Cyclone系列的话（是3C10么？）。那个内置PLL的性能是极其操蛋的。还不如CS84XX 更不如DIR9001这样的接收器。所以，这级的PLL我不明白你为什么放。我也实在想不出有什么算法必然得需要一个锁相环的（或者是为了对齐相位用？3C10的锁相环可以在线配置，如果是这个原因这句当我没说）？
至于模拟锁相环嘛。怎么说是个VCO Q值在那放着呢~ 真正想HIFI。OCXO TCXO配合专用分频芯片才是王道。而且做出来也没争议。
另外还有一点。LZ一直在说PLL是四阶滤波的。VCO中。应该是说鉴相器和压控振荡器之间那个低通滤波器吧。不知道LZ的仿真考虑这个噪声没有？如果没考虑的话。仿真结果不是很可靠的。最好有实际的测试结果。
因为JITTER这东西。。。要考虑的绝没那么简单~

msy0503 · 发表于 2012-3-30 01:41

提示: 作者被禁止或删除内容自动屏蔽

pmusic · 发表于 2012-3-30 09:44

没想到这么久帖子还能被翻出来，时钟去抖的研究早已完成，最近一直在研究电源部分的提升和线路各个部分PCB分布参数的一并考虑，改版一直在继续，由于偏重研究，一直没出产品，见谅！

[基础知识] 超低jitter解码器的制作和听感

浏览过的版块