- 积分
- 283
- 在线时间
- 291 小时
- 最后登录
- 2025-12-9
- 阅读权限
- 50
- 精华
- 0
- UID
- 1110438
- 帖子
- 274
- 精华
- 0
- 经验
- 283 点
- 金钱
- 273 ￥
- 注册时间
- 2024-8-31
|
本帖最后由 MT4S301 于 2025-11-10 20:58 编辑
PCB好说，首先从芯片封装开始讨论
用DIP直插封装一定直接把芯片焊进PCB别用插座（增加走线寄生影响频响）
然而最好别用DIP直插。腿子太长
SOIC稍微好一点，但腿还是长。腿长就是高频频响不好串扰大
MSOP、SSOP、TSSOP等更小贴片封装腿短些，然而腿间距太近不好焊
别听奸商忽悠你DIP腿是铜SSOP腿是铁，我铁腿长度只有你铜腿1/6那电阻还是我小。更别提寄生电感。
任何一段导体就是电感。DIP那大长腿就是8个大电感插在芯片和PCB之间，还有互感呢。
当然最好的运放封装（腿子电感最小，散热最好）还是DFN QFN这类 很难焊量力而为。
选定封装才开始画PCB。首先是电源去耦电容必不可少。正电源和负电源都要去耦到GND。
运放电源去耦有2个流派：大小双容值搭配或只用1种容值多颗并联。
前者由一个2.2u~220uF水塘搭配一个10~100nF小米粒组成，分管低频供电和高频防震
（没错 不加高频去耦电容可能振荡）
后者用2~3颗中等电容22n~2.2uF并联完成去耦。
如果多层板布局GND通常不在最顶层。贴片电容需要通孔才能接地。对此要遵守1个贴片电容至少独享2个孔的原则。
怕事可以融合2派：例如100uF水塘+2颗100nF三个并联。
注意到无论什么派别 都至少需要1颗nF级小电容参与。
如何粗略快速估计去耦做的怎么样？看运放输出脚~运放电源脚~去耦小电容电源端~去耦小电容GND端围成区域的面积，此面积越小越好。
给正电源去耦的电容估测时用正电源脚不理负电源脚在哪。给负电源去耦的电容同理只看负电源脚构成的区域面积。
如果用了水塘，在估计时忽略它。没啥影响。只看nF级小电容。
所以布局布板时优先给小电容最靠近芯片电源脚的位置，大电容次要。
此时封装腿长度的差异便体现出来。即使相同电容，更小的芯片也直接得到更小的环路面积。
电容怎么选？水塘我不懂你们自己用喜欢的。可以用电解。
nF级小电容最好用贴片式。有人怕贴片电容难焊。
给个判断标准：能焊好SOIC8的人可以焊1206，能焊好SOT23三极管的人可以焊0805
电容自身尺寸的影响就像芯片腿的长度，本身越小就越容易做出更小环路面积。
什么牌子贴片电容好？简单来说目前为止日系>三星=国产贵的=湾湾>国产便宜货
最后才画信号线。
信号线也有一个环路面积问题。就是从输出经过反馈路径回到反相输入脚这段路面积
也是越小越好。
你说1/4W直插电阻比跟运放芯片一样长，信号路径难以缩小？那就用贴片电阻呗。湾湾和内地的都可以。
注意电阻额定功率和温飘系数。如果用太小粒电阻引起信号周期内剧烈温变恐导致低频引入额外非线性失真。
可能不要用比0805更小的电阻为好。
此外留意一点：假如你用的运放说带宽超过30MHz（例如OPA828、THS4031、ADA4898、AD827、AD829）
需要注意它反相输入脚周边走线有哪些。GND离反相输入脚远点。正电源和负电源走线也离反相输入脚远点。
如果多层板铺地，要在反相输入脚正下方挖去一个洞不铺地（留空）。也不要在下面走正负电源。
你可曾注意到单运放和双运放的引脚排序都把反相输入和电源脚隔开吗？背后有原因的。
大概就想到这些
|
|
发表于 2025-11-10 16:06
