YY了一个电路，请大家批斗

Julien · 发表于 2012-11-17 19:50

回复 20# mld

这个似乎还是multisim和实测比靠谱点。。。

doctorqianbing · 发表于 2012-11-17 19:53

回复 doctorqianbing

兄弟！不知何故，我用LTspice仿不出你这个失真度来...
mld 发表于 2012-11-17 16:28

呵呵，19#J版说得对，multisim用的模型太理想了，与实际情况不太相符。三极管共阴，以恒流源做负载，无论输出多大信号，失真都是0。我看了您给的LTspice胆管模型，与multisim的完全不同，比较真实。
我在这里只是看看以晶体管代替上管后的负载特性，看看变化趋势还是可以的。

mld · 发表于 2012-11-17 20:57

回复 22# doctorqianbing

原来如此！对于模型，你是比较有研究的了...

doctorqianbing · 发表于 2012-11-17 21:23

已最好水平:
mld 发表于 2012-11-17 19:45

M兄这个以三次谐波失真为主，是不是输出幅度太大的原因？

mld · 发表于 2012-11-18 07:51

本帖最后由 mld 于 2012-11-18 08:25 编辑

回复 24# doctorqianbing

是吗？输出数据就在前面20#帖图后几行，输入是=0.706904Vrms（即1Vmax），下面是电路图：

kenny · 发表于 2012-11-18 09:03

本帖最后由 kenny 于 2012-11-18 09:10 编辑

呵呵，19#J版说得对，multisim用的模型太理想了，与实际情况不太相符。三极管共阴，以恒流源做负载，无论 ...
doctorqianbing 发表于 2012-11-17 19:53

不会吧，全用电子管的，Multisim仿真的失真度还是可见的。

是0的往往是全用晶体的线路。

比如这个我准备用来做硅锗混合直藕前级的，反馈到一定深度后，失真始终在0.001%。估计是四舍五入上来的。先用硅管代的，锗管开启电压更小，换上去没事，对于这种直藕的。

金田.jpg

mld · 发表于 2012-11-18 09:21

回复 22# doctorqianbing
这次是这样：
（说明1、输入 0.5Vmax 2、调整R3=510R）

doctorqianbing · 发表于 2012-11-18 10:32

回复 26# kenny
K兄，我是说以恒流源做负载的共阴电路失真是0，可参见这里29#的图http://bbs.hifidiy.net/viewthrea ... p;extra=&page=2
K兄有兴趣可以试试，使用任何三极管都是这个样子，Multisim模型理论上就是这样。LTSpice就不同了，它的模型还没搞明白，看上去比较复杂。

kenny · 发表于 2012-11-18 10:42

谢谢，原来360就是个绿霸的大木马啊。那我得把它干掉了。

doctorqianbing · 发表于 2012-11-18 10:49

回复 29# kenny
现在看来也不一定是360的事，我现在用的Multisim11，360还在，就从未出现问题，估计可能是Multisim10有问题。

mld · 发表于 2012-11-18 13:13

什么360什么杀毒工具我都不用，我就是定期作GHO恢复，软件尽量用绿色版的，平时经常清理下垃圾即可，电脑使用起来很轻快的...

ykgd · 发表于 2012-11-19 10:17

无论是理论计算还是仿真，最终还要经实践验证，因为管子也好、阻容件也好，参数都有很大离散性，还需实际调整。

doctorqianbing · 发表于 2012-11-20 01:18

回复 21# Julien
J版你好，这两天一直在思考一个问题。
本帖的同一个线路，用两种不同的仿真软件得到很不同的失真结果。multisim模型太理想化了，肯定不可信。LTSpice仿出的失真又太大了，也不靠谱。那么实际情况是多少呢，比如0.0××%？
可不可以说从理论上这种架构可以使三极管失真这一项指标达到极致，残留的失真就是管子的裸特性了，或者说是几何结构，或各电极精度所限。找不到准确的词，不知道该怎么表达了。

阳光男孩 · 发表于 2012-11-20 01:20

回复 1# doctorqianbing

[img]

[/img]

阳光男孩 · 发表于 2012-11-20 01:21

qq743550 · 发表于 2012-11-20 07:51

电路不错，谢谢分享。

doctorqianbing · 发表于 2012-11-20 11:37

回复 25# mld
m兄，这种结构要求下管负载阻抗越大越好，或者负载阻抗与其内阻之比越大越好，我简单试过几种JFET，发现2SK170内阻最大（同样6mA电流下），你这个下管用的自偏，又没有旁路电容，下管内阻增加了（μ+1）R5，试试加个旁路电容看看。另外，上管要求负载越轻越好，将R1加大试试。我之所以把上管改成晶体管，就是因为胆管做阴随负载特性不好。

Julien · 发表于 2012-11-20 13:19

回复 33# doctorqianbing

实测比multisim大一倍左右。理论上，不得不考虑实际的负载。如果不考虑，那么单纯的恒流源负载未必比这个差，但两者都有具体设计的问题。比如用bjt，那么管子的具体参数就很重要，对应重负载时，选择不当的bjt往往高频失真会比fet上的更快。

mld · 发表于 2012-11-20 14:38

回复 37# doctorqianbingm兄，这种结构要求下管负载阻抗越大越好，或者负载阻抗与其内阻之比越大越好，我简单试过几种JFET，发现2SK170内阻最大（同样6mA电流下），你这个下管用的自偏，又没有旁路电容，下管内阻增加了（μ+1）R5，试试加个旁路电容看看。另外，上管要求负载越轻越好，将R1加大试试。我之所以把上管改成晶体管，就是因为胆管做阴随负载特性不好。

兄弟的那失真度水平高的让人"眼放绿光"啊！为接近此水平我几乎把每一元件都作了变换实验(当然也没有几个元件)，原来的固定偏置我是一点一点的作上下变换,最后还是取消为好，那旁路电容自然也在其中啦，这些变换除了增大失真外别无所获，就连那27k的负载电阻也是一点点的试出来的，所以我才说那个0.075%已经是最好的水平了...呵呵!
至于软件的差别和模型的准确度，这是搞仿真实验的“死穴”！我肯定是无计可施了，我一直在指望兄弟能解此穴呢...呵呵！

doctorqianbing · 发表于 2012-11-20 14:53

回复 38# Julien
谢谢J版回复。
大一倍左右，已经很不错了

该电路对于重负载，高频失真上升的本质是否由于BJT存在极间电容，在高频下使上面这个射随的等效输入阻抗下降所致？

[经验心得] YY了一个电路，请大家批斗

浏览过的版块

元老级

社区贡献

论坛版主

优秀版主