论坛CDM12之非官方升频插件（附AP测试和电路详解）

iflyingpig

原帖由 laurel 于 2009-8-23 15:05 发表


采样按采样率和信号带宽的关系分三种：过采样(FS>2F0)，那奎斯特采样(FS=2F0)，欠采样(FS

呵呵，你在说的是模拟域的。
奥本海姆的<离散时间信号处理>讨论的是数字域的。如果还是认为过采样(OverSampling)和内插是一样的话，那去翻翻那本书吧。
还有附上ADI的AN-327。里面也有说明

laurel

原帖由 iflyingpig 于 2009-8-23 15:17 发表


呵呵，你在说的是模拟域的。
奥本海姆的讨论的是数字域的。如果还是认为过采样(OverSampling)和内插是一样的话，那去翻翻那本书吧。
还有附上ADI的AN-327。里面也有说明

首先：过采样和内插当然不是一个概念。我已经阐述过原理了
其次
你要搞清楚基本原理：
过采样（OverSampling）是模拟域向数字域转换的时候的概念。这些都是基本概念
我之前说的我已经强调过了是“CD机和数字滤波器上标的”所谓炒作概念，实际实现方式就是内插
而你说的插入0，这个是在进行内插过程中的一种处理方式，采样率转换后通过滤波器。
实际在内插中只插入0还不如不插，因为DA都有电平保持的作用，因此实际镜频是按SA函数的规律衰减的，插入0后，模拟域频谱就是完全镜像了。
最后
我之前说商业上名词不妥，因为刚查了下，OverSampling搞了半天就是以前一直挂嘴边的过采样，这点我虚心接受。

laurel

原帖由 卡西利亚斯 于 2009-8-23 15:01 发表
   大家英文都不太好，也不是这个专业，互相议论下，可以丰富一下自己的知识。

顺便纠正一下互相之间的错误，交流一下，沟通一下~~~~~

具体的仍然需要推敲~~~~~~

需要推敲下在外部滤波器方式下的最高支持采样频率
我目前最高也就跑到384KHZ采样率，再高无声

iflyingpig

原帖由 laurel 于 2009-8-23 15:26 发表


首先：过采样和内插当然不是一个概念。我已经阐述过原理了
其次
你要搞清楚基本原理：
过采样（OverSampling）是模拟域向数字域转换的时候的概念。这些都是基本概念
我之前说的我已经强调过了是“CD机和 ...

过采样可以指超过2Fh的采样速率，是模数转换过程中有的。但是，单纯的数字域中，也可以过采样，这个是不容置疑的,见“书”　
CD里面的真正实现的过程就是先过采样，然后数字滤波，你可以认为数字滤波器就是内插滤波器，但是请注意这个过程：先在样值之间添加0，提高采样率，然后再滤波，由于FIR滤波器的阶数很高，所以，插入的0值样点在滤波输出都有值了。

simmconn

原帖由 卡西利亚斯 于 2009-8-23 14:44 发表
[quote]DF全名是数字滤波器， ΔΣ滤波器是其中一种，OS是OS，DF是DF

没听说过有“ΔΣ滤波器”这种说法，更不要说它是数字滤波器的一种了。只听说过ΔΣ调制器、ΔΣ转换器。

鉴于我没有看清你“ΔΣ滤波器”这种说法，应该将我的计算改为如下表述形式：

50K以下使用（8X DF+16XΔΣ调制器）=128FS（速度）
50-100K使用（8x DF+8XΔΣ调制器）=64FS（速度）
100-200K使用（8X DF+4XΔΣ调制器）=32FS（速度）

这和我一贯坚持的DF固定8x相符合，并没有自相矛盾。

我不反对你说数字滤波器是8倍处理的，不过请你看1792的规格书，WDCK那一段，"BOTH" 表示
的是OS+DF的阶级数，也就是指16FS其实是设定外部滤波器的OS+DF阶级数

我觉得你对“both”的字面上的理解是对的，应用却用错了。因为紧接着的一句话就举了一个例子，当外部DF为8x，OS[1:0]=00(也即ΔΣ调制器的过取样倍数是8x)的时候，总的有效超取样倍数是64x。所以表里面OS[1:0]设定的是ΔΣ调制器的过取样倍数，而不像你所说的，是总的有效倍数。这和内部DF方式下OS[1:0]的表有所不同，那张表里面的倍数是总的有效倍数，其原因正如我所坚持的——PCM1974A内部的DF总是8倍，所以使用内部DF的时候，选择了ΔΣ调制器的过取样倍数，也就知道了总的有效超取样倍数。而外部DF方式下PCM1974A并不知道外部DF的超取样倍数，所以OS[1:0]设定的只能是ΔΣ调制器的过取样倍数，总的倍数要用户自己来计算。

通道数是2代表的是一个LRCK或WDCK周期里，需要处理多少数据因为是PCM模式，那么就是2，如果是WDCK模式，那么假设当 （DFMS=0） 时，他是用1条线传输L和R信号，而当 （DFMS=1） 时，他是用2条线分别传输L和R信号。

在外接DF模式下，如果DFMS=0，PCM1792A为单声道模式，并不是用1条线传输L和R信号。我相信PCM1792A的DF和ΔΣ调制器都是并行处理的，距离分时处理的年代已经太久远了。

大家英文都不太好，也不是这个专业，互相议论下，可以丰富一下自己的知识

这个我要显摆一下，本人电类专业研究生毕业，在美国硅谷半导体公司工作近10年，如果我们对同一份datasheet理解有分歧的话，我还是比较有自信的。我出错的概率可能会稍低些吧。

iflyingpig

simmcon牛人啊，对你的背景先膜拜一下
不过在网络这个平台上，有理有据，才能被大家认可，呵呵

laurel

原帖由 iflyingpig 于 2009-8-23 15:39 发表


过采样可以指超过2Fh的采样速率，是模数转换过程中有的。但是，单纯的数字域中，也可以过采样，这个是不容置疑的,见“书”　
CD里面的真正实现的过程就是先过采样，然后数字滤波，你可以认为数字滤波器就是 ...

数字域里我们实际在做的时候一般叫内插和抽取，一般抽取处理用的多些，因为可以降低信号处理速度。而不说过采样和欠采样，采样是在模拟域向数字域转换的过程中才有此说。
我们以前在数字域里进行多速率信号处理中基本没听说所谓过采样这个名词。只是在数据采集时候定采样率的时候关注该用过采样还是欠采样（带通采样）策略。
由于奥本海姆的书不在手头也不好说他当时怎么叙述的，原书是正确无疑。你可以摘抄出来或者引用下看看他是不是不是这个意思。
在信号处理这个领域，大家约定俗称的叫内插的时候，如果你突然冒出个“过采样”，大家都瞪着眼睛看你。

PS:内插滤波器不一定要通过先插入0来进行。

这个问题有点跑题，搞到基本概念上去了

回到之前我的第一个回复，是针对你说过采样是插入0点，因为这种说法会让人误以为CD机用的数字滤波器就是干个补零的简单工作。

iflyingpig

原帖由 laurel 于 2009-8-23 16:02 发表


数字域里我们实际在做的时候一般叫内插和抽取，一般抽取处理用的多些，因为可以降低信号处理速度。而不说过采样和欠采样，采样是在模拟域向数字域转换的过程中才有此说。
我们以前在数字域里进行多速率信号 ...

原书放在单位里了，我倒是手头上有电子版的书，文件太大，放不上来。

CD机里面的这个技术本来就不复杂，补零加滤波，毕竟快２０年前的技术了，AN327里面有阐述，你不妨看一下

simmconn

laurel，如果你送一个768k的信号进PCM179x（外部DF模式）没声音，可以试试提高MCLK到36.864MHz。

laurel

原帖由 iflyingpig 于 2009-8-23 16:09 发表


原书放在单位里了，我倒是手头上有电子版的书，文件太大，放不上来。

CD机里面的这个技术本来就不复杂，补零加滤波，毕竟快２０年前的技术了，AN327里面有阐述，你不妨看一下

没错，补零是一个方法，但不是唯一

基本概念实在没必要研究了，还是研究下外部滤波器下PCM1794究竟能跑多高采样率。

因为借用simmcon说法：
本人信号与信息处理研究生毕业，虽然不想simmcon工作时间那么长，但是也从事过高速数据采集及SDR方面的项目开发。

laurel

原帖由 simmconn 于 2009-8-23 16:12 发表
laurel，如果你送一个768k的信号进PCM179x（外部DF模式）没声音，可以试试提高MCLK到36.864MHz。

OK，可以试下

不过，我试过当输入采样率FS=48KHZ，DAC工作在2X，也就是实际FS=96KHZ，而此时SCK=12.288MHZ时，有很强的噪音，完全不可用。

iflyingpig

看来都是老大，我也来膜拜一下Laurel

laurel

刚刚修改了FPGA代码，内插滤波器工作在16X下，输入采样率FS=48KHZ，DA实际工作采样率FS=768KHZ，SCK调高到24.576MHZ，开声了。
感谢simmconn指点
大家接着讨论，我先听会16X的声音。。。

laurel

simmconn另一问题是你楼顶的示波器测的方波
从波动看是方波通过了FIR滤波器的效果，所谓的吉博斯波动，第二个示波器里波动平了，但是对于补码运算，如果是因为溢出原因造成，则顶部不会平，而是翻转到负半边去，因为最高位是符号位，符号位最先溢出。

卡西利亚斯

   看来大家的问题都得到了一定程度的解决，包括我的~~~~~


PCM模式下通过做 8X  DF + ΔΣ调制器（16X,8X,4X）
但是WDCK下，ΔΣ调制器仍然工作的话，就是外部DF（4X , 8X） +  ΔΣ调制器（16X,8X,4X）

PCM MODE
50K以下使用（8X DF + 16XΔΣ调制器） =128FS（速度）
50-100K使用（8x DF +  8XΔΣ调制器）  =64FS（速度）
100-200K使用（8X DF + 4XΔΣ调制器） =32FS（速度）

WDCK MODE
50K以下使用 （8X extDF+16XΔΣ调制器）=128FS（速度）
50-100K使用 （8x extDF+8XΔΣ调制器） =64FS（速度）
100-200K使用（8X extDF+4XΔΣ调制器） =32FS（速度）

这样基本就说得通了

另外16X时候必须<100KHZ，而且使用256FS以上的SCK~
假如送192时候，用外部4X，那么也是768，用内部8X ，
不就是等同送48时候用外部8X，内部16X了...



真不是讨论下很多概念都迷糊~~~~

天朗

都是老大，我也来膜拜一下

iflyingpig

原帖由 卡西利亚斯 于 2009-8-23 17:40 发表
   看来大家的问题都得到了一定程度的解决，包括我的~~~~~


PCM模式下通过做 8X  DF + ΔΣ调制器（16X,8X,4X）
但是WDCK下，ΔΣ调制器仍然工作的话，就是外部DF（4X , 8X） +  ΔΣ调制器（16X,8X,4 ...

wdck模式下,ΔΣ调制器肯定工作，如果不工作，那么和R-2R的DA有啥区别呢？

卡西利亚斯

原帖由 iflyingpig 于 2009-8-23 19:35 发表


wdck模式下,ΔΣ调制器肯定工作，如果不工作，那么和R-2R的DA有啥区别呢？

我以为是睡觉的~~~~~

laurel

刚刚在FPGA中做了个NCO来考量PCM1794 D/A输出,外部滤波器方式,采样率FS=768KHZ,0dBFs.
分别是95.6KHZ的正弦波信号和384KHZ的方波信号

simmconn

原帖由 laurel 于 2009-8-23 17:10 发表
simmconn另一问题是你楼顶的示波器测的方波
从波动看是方波通过了FIR滤波器的效果，所谓的吉博斯波动，第二个示波器里波动平了，但是对于补码运算，如果是因为溢出原因造成，则顶部不会平，而是翻转到负半边去 ...

首先FIR滤波器的累加器要比输出位数至少多一位，滤波器之后还要对溢出情况进行判断并进行饱和处理，如果任其翻转到负边去可不得了。