8片分时并联架构的DAC(参赛)

huaming · 发表于 2008-9-20 13:57

原帖由 cdream 于 2008-9-20 13:15 发表

刚开始设计的时候，也对这种方法没信心，好在CPLD设计的时候，是有模式选择，可以直接输出直接并联的信号，这样可以很方便对比分时并联的效果，还有我这里的CPLD程序并没有提高FS，每个DAC接受的还是1FS的数据 ...

哈哈，听了cdream兄的叙述比较清楚作品的数据处理过程，如果用仪器测量我想分时并联后的DAC的线性还是会有问题的。
实践是检验理论的最佳方法

，佩服cdream兄的尝试，有机会要听听大作。

HerculesVR · 发表于 2008-9-20 13:59

哈哈，顶此贴。我也在研究做这种东西。

单位相位下并联等于提高信号深度（即增加动态范围），错位相位下并联等于提高采样率。

理论上最好是并联后在并联，这样又增加了采样率又增加了动态，但是操作起来的确非常难。

小弟也是先从提高采样率入手。其实先提高采样率在去并动态，还是先提高动态后再去提高采样率的确是麻烦事情。这个需要未来做大量试验。

通过相位延迟来获取更高的采样率是我的方案。

首先通过ADSP-21368 把需要转换的数据插值到1.152M。

然后使用通过几颗VCO做时钟电路(REF晶振仅有一颗)，这个时候开始切割相位做PLL，锁相环和DDS FPGA为LatticeSC或者Actel Axcelerator。

把分成几段的锁相后的时钟讯号分配给 6个MONO DAC，此时每个DAC工作在192KHz采样率。

然后讯号经过21368的数字滤波器输出给AD1955，此时越过AD1955的内部滤波器，选择外部滤波器工作，从而得到1.152M的输出。

难点就是jitter，如此高的采样率，到了高频段采样点实在是太密集了，如果时钟电路差，整个电路高频失真就不能看。

1 000 000 000 000  ps       = 1s
         1 152 000 samples = 1s
         1 536 000 samples = 1s
               48 000 samples = 1s

mimidiy · 发表于 2008-9-20 14:33

超级牛，学习了。

cdream · 发表于 2008-9-20 14:42

如果用CPLD对数据做了过多的处理，很多时候会对最终输出的音质发生改变，有时候甚至得不偿失，在处理数据和最终声音调试两个点上做好调整，是最头大的。
这个数字处理板在实际调整的时候，发现外挂时钟最终出来的效果没有直接利用DIR输出的MCK信号来得好，可能是jitter没处理好，或者同步不好引起的.

ygw70 · 发表于 2008-9-20 14:55

分时DAC并联，好东西。

feel100 · 发表于 2008-9-20 15:00

很强的东西啊

HerculesVR · 发表于 2008-9-20 15:05

CPLD 的数据处理密度太差了··

还有在进行相位延迟分区时候，不使用锁相环会很惨。

同步问题是大问题，精准的相位是必须的。

尤其后面还有给每个DAC做FIR滤波器，相位从头到尾都要见监控住。

我想知道你是怎么把采样率提高上来的？我看你好像没有提到插值。

8x8x · 发表于 2008-9-20 15:10

也怀疑平滑衔接的问题,在没有测试的前提下,一切听感不应做为标准

lsq1463 · 发表于 2008-9-20 15:22

哗！强机啊！

cdream · 发表于 2008-9-20 15:32

原帖由 8x8x 于 2008-9-20 15:10 发表
也怀疑平滑衔接的问题,在没有测试的前提下,一切听感不应做为标准

理论应该为听感服务吧，否则理论就没有意义了，虽然听感有很大的不标准性

cdream · 发表于 2008-9-20 15:34

我的电路架构并没有提高采用频率啊，DAC的数据流还是1FS的，只是各个DAC的工作时序不一样

HerculesVR · 发表于 2008-9-20 15:39

112233445566···

那样失真不会大咩？

pansirDIY · 发表于 2008-9-20 16:05

漂亮说

叮当 · 发表于 2008-9-20 16:07

制作很强大。。

倪 · 发表于 2008-9-20 16:56

近水楼台先得月,先听为快,很强大! 初步印象解晰力非常好,细腻耐听,信息量密度很大,过几天再细听.

楼主强人! 加油!

当我遇上你 · 发表于 2008-9-20 17:03

我看不懂！一串陌生的名词！

睿涛 · 发表于 2008-9-20 17:08

机器暂时在我这里，素质不是一般的强！相信经过慢慢优化之后会成为极品的！

bennyting · 发表于 2008-9-20 17:12

希望能变成商品~

cdream · 发表于 2008-9-20 17:23

原帖由 fhyfbjl 于 2008-9-20 17:14 发表
超强！！！

请教LZ，你这里8个DAC轮流工作？每个DAC工作一个采样周期然后休息7个周期？

不是的，是在同一个LR周期内，DAC轮流工作，不会休息7个周期；具体测试结果，暂没发现失真

万健 · 发表于 2008-9-20 17:26

要是休息7个周期,就等于一个 DAC工作 ,没有意义!支持楼主创新

[心得经验] 8片分时并联架构的DAC(参赛)

回复 #24 cdream 的帖子

回复 #27 HerculesVR 的帖子

回复 #31 cdream 的帖子

社区贡献

优秀设计

论坛贵宾

乐于助人

DIY大赛获奖

元老级