纯单片机做的DSD播放器，历时一年，从数字转盘到播放器，从PCM到DSD

axeexa

謝謝樓主無私分享diy大作,持續關注中,加油.

好人之声

楼主研究辛苦了

dongbingwu

不错的设计   

jialong0926

说完电源说晶振和采样率匹配。

44.1K 序列和 48K 序列采样率的频率通常无法兼容，常见的处理方法：
1、以一种频率作为基准频率，比如 44.1K，晶振选择 11.2896MHz 的，可以配置出无误差的 44.1K、88.2K、176.4K 采样率对应的 BCLK 频率。但这种情况下，对于 48K 序列的采样率，只能采用近似值，会有一定的误差，要求不高可以姑且使用。
2、采用双晶振，11.2896MHz、12.288MHz 同时上，根据不同采样率动态选通其中一个晶振生效，这种情况下，可以精确匹配 44.1K 序列和 48K 序列的频率。
3、采用可以非常精确设置逼近实际频率的芯片，比如 WM8805，它自带的 PLL 可以在单晶振下，提供非常精确的时钟信号。
4、采用单片机自身具备的能力，在一定频率的晶振下实现精确匹配。

第1种方法不太好，尽管实际上可能很难分辨1%的速度误差，但是总觉得不够完美。
第2种方法比较完美，也有很多产品采用这种双晶振、多晶振的方案，不失为一种可选的方案。
第3种方案不失为一种可选方案，但前提是不能为频率而上WM8805，否则增加了这个 SPI 控制的器件，复杂度和可靠性都是问题。
第4种方案，如果芯片支持，当然是最好的。因为简单，因为可以完美匹配频率。可靠性会大大增强。

幸运的是，STM32F407 就是一颗可以通过单晶振，借助 I2SPLL 实现完美匹配所有采样率的芯片。

（这个方案来自于网络，非常抱歉时间太久，无法找到原帖了，谢谢原作者）

晶振采用 11.0592MHz 的，而 STM32F407 可以非常完美的配置出所有 44.1K 和 48K 序列所需要的频率。
计算表格如下（内容为转载，谢谢原作者）：

采样率        /M        VOC输入        *N        VOC输出        /R        PLL_I2S_CLK    I2S_DIV        ODD        FS        误差
MCLK使能                                                                               
44.1        6        1.8432        196        361        2        180.6336                8        0        44.1        0.00%
48        6        1.8432        200        369        2        184.32                7        1        48        0.00%
88.2        6        1.8432        196        361        2        180.6336                4        0        88.2        0.00%
96        6        1.8432        200        369        3        122.88                2        1        96        0.00%
176.4        6        1.8432        196        361        2        180.6336                2        0        176.4        0.00%
192        9        1.2288        320        393        2        196.608                2        0        192        0.00%
192        9        1.2288        320        393.216        2        196.608                2        0        192        0.00%
192        9        1.2288        240        294.912        3        98.304                1        0        192        0.00%
                                                                               
MCLK失能16BIT                                                                               
44.1        6        1.8432        196        361        4        90.3168                32        0        44.1        0.00%
48        6        1.8432        200        369        4        92.16                30        0        48        0.00%
88.2        6        1.8432        196        361        4        90.3168                16        0        88.2        0.00%
96        6        1.8432        200        369        4        92.16                15        0        96        0.00%
176.4        6        1.8432        196        361        4        90.3168                8        0        176.4        0.00%
192        6        1.8432        200        369        4        92.16                7        1        192        0.00%
                                                                               
MCLK失能32BIT                                                                               
44.1        6        1.8432        196        361        4        90.3168                16        0        44.1        0.00%
48        6        1.8432        200        369        4        92.16                15        0        48        0.00%
88.2        6        1.8432        196        361        4        90.3168                8        0        88.2        0.00%
96        6        1.8432        200        369        4        92.16                7        1        96        0.00%
176.4        6        1.8432        196        361        4        90.3168                4        0        176.4        0.00%
192        6        1.8432        200        369        2        184.32                7        1        192        0.00%

jialong0926

编辑时对齐没问题，到帖子里就对不齐了

dongbingwu

jialong0926 发表于 2015-5-20 09:27
说完电源说晶振和采样率匹配。

44.1K 序列和 48K 序列采样率的频率通常无法兼容，常见的处理方法：

开发过程是痛苦的  支持楼主

samlee

支持

huangjingjie

APE格式的还是很多的。
只有佩服的心情，顶贴的份。
望早出成品

jialong0926

既然说到频率了，就避不开所谓 jitter。
也斗胆说说自己的狭义理解。

1、jitter是一个数字信号才有的概念；
2、jitter只存在于多时钟情况下不同时钟数字系统之间在时间上的不匹配；
推导出：
3、数字通信的主从模式下，不存在jitter问题，完全由主动方负责时钟；
4、异步方式重整时钟的情况下，已经在异步处理点隔离了jitter问题；（不知是否会引入过冲溢出或延迟等待的情况）

基于以上几点，在我这个DIY方案中，实际上不存在 jitter 问题。

首先，播放器只有一个时钟，唯一的来源是 11.0592MHz 的晶振，其他所有时钟都是基于这个基础的。
其次，I2S采用 F407 主、CS4398 从的模式，时钟源为 F407 的 MCLK、BCLK，无jitter问题。唯一需要保证的是 MCLK 和 BCLK 的同步，这个由 F407 保证，完全没有问题。

至于说到晶振 20ppm 抖动、F407 的 400 ps 抖动（记得是这个量级），这个就完全不是数字抖动的问题了，而是转换为模拟信号时的时间误差。
我算了一下，低于一亿分之一秒，这个不光是人的耳朵不可感知，而且是几乎所有的模拟器件都完全不可能呈现的了。

由于播放器本身没有任何外接数字接口，因此，与外部系统连接也不存在任何 jitter 问题了。

理解可能不对，欢迎批评探讨指正。

hjs

这才是真正的DIY。赞一个！围观学习下。

LeonBernieniv

jialong0926 发表于 2015-5-20 09:56
既然说到频率了，就避不开所谓 jitter。
也斗胆说说自己的狭义理解。

说到jitter，觉得有必要再次请教一下。
http://www.head-fi.org/t/668878/ ... ity/30#post_9544922
http://www.madronadigital.com/Li ... allDistortions.html
这两个链接里的内容能不能分解一下，借助翻译还是不能理解。谢谢！

jialong0926

回过头，直接上整体逻辑图！

分两大部分：
1、主控部分
STM32F407 VET6 作为核心，连接TF卡、CS4398、晶振。
CS4398 进行DAC 转换为差分信号，由运放和 LPF 电路进行处理。
之后一路由继电器控制，输出到 RCA 接口，可供功放连接；另一路连到耳放芯片，最终由3.5耳机插座输出到耳机。

2、显示控制部分
STM32F030 C8T6为主，与STM32F407连接，采用 SPI 通信，中间有可片选的 FLASH。
FLASH 由 F407 和 F030 共享，实现字库维护（F407）、字库检索显示（F030）。
OLED显示屏由 F030 通过 SPI 驱动。
按键和遥控接收芯片连线较简单。

直接看图吧！

jialong0926

LeonBernieniv 发表于 2015-5-20 10:09
说到jitter，觉得有必要再次请教一下。
http://www.head-fi.org/t/668878/jitter-correlation-to-audibi ...

E文不好，看得很累，留待慢慢学习。
老外的很多东西做得很细很深，这样的牛角尖会越钻越有收获。

jialong0926

上面的逻辑图中，除了i2s信号外，还传输dsd信号

jialong0926

上面的逻辑图中，除了i2s信号外，还传输dsd信号

csop

我都声卡直接插功放使用，省心！！

jialong0926

csop 发表于 2015-5-20 11:26
我都声卡直接插功放使用，省心！！

我之前也是这么玩的。
没办法，喜欢折腾。

不过也有很多人喜欢另外一种省心：插tf卡，插功放，插电！

pchifi也多少需要点折腾，安装 foobar，安装插件。。。

有了这个以后，我都不开电脑了。也是一种省心。

纯属探讨，没有说哪个好哪个不好的意思。

艺海浮台

DIY总是让人感动

csop

jialong0926 发表于 2015-5-20 11:46
我之前也是这么玩的。
没办法，喜欢折腾。

支持！生命在于折腾嘛。不过话说回来人的听感就如欲望，那是永远无法满足的。在经济条件允许下玩玩实为一大乐趣。