论坛 › 音响DIY论坛 › 晚来的双并ES9018

心只有你8958 发表于 2013-11-19 21:11

bbp 发表于 2013-11-19 21:04 static/image/common/back.gif
好吧，没办法交流
乐在其中最要紧

我知道你想说，器件要低抖动，这个谁都想要的，我也不外！！、
只不过，抖动是相对时钟频率来说的，一个高速度时钟，低抖动这是当然的！！
这是要看实际的输入信号对吧！！！在说了现在的上百M以上信号都是用差分来做的， 音频解码的SPDIF最高也就24M左右，IIS 384最高也是24左右（BCK），所以我们没必要担心抖动的问题，当然能减少当然是好的！！！
非常感谢你的分析，这个表我之前是没有看过的，可能看过，不过没有注意到！！！:handshake

心只有你8958 发表于 2013-11-19 21:13

bbp 发表于 2013-11-19 21:04 static/image/common/back.gif
好吧，没办法交流
乐在其中最要紧

在补充一个，FPGA担心的是亚稳态，这个可以在FPGA内部逻辑消除！！亚稳态，会对整个FPGA的系统都会有影响！！:handshake

bbp 发表于 2013-11-19 21:42

心只有你8958 发表于 2013-11-19 21:13 static/image/common/back.gif
在补充一个，FPGA担心的是亚稳态，这个可以在FPGA内部逻辑消除！！亚稳态，会对整个FPGA的系统都会有影响 ...

:handshake
最后的客观结果可以拿到HIFI DIY的广州实验室测测看的:handshake

心只有你8958 发表于 2013-11-19 21:52

bbp 发表于 2013-11-19 21:42 static/image/common/back.gif
最后的客观结果可以拿到HIFI DIY的广州实验室测测看的

到时候可以考虑，不过我比较注重听感，实测可以PK掉DAC2，参数应该没有啥问题吧，音质不好的，绝对不出品:handshake！

chenxiuping15 发表于 2013-11-19 21:58

心只有你8958 发表于 2013-11-19 21:11 static/image/common/back.gif
我知道你想说，器件要低抖动，这个谁都想要的，我也不外！！、
只不过，抖动是相对时钟频率来说的，一个 ...

LZ有一定的FPGA技术基础，用在音频领域是不错，可惜的是对时钟技术还停留在很基础的认识层面上。
建议去看看介绍jitter的相关文献。

心只有你8958 发表于 2013-11-19 21:59

chenxiuping15 发表于 2013-11-19 21:58 static/image/common/back.gif
LZ有一定的FPGA技术基础，用在音频领域是不错，可惜的是对时钟技术还停留在很基础的认识层面上。
建议去 ...

会的，非常感谢你的建议！:handshake

pigs168 发表于 2013-11-20 09:49

看阵容异常强大,恭喜

HIFILU 发表于 2013-11-20 09:59

继续关注，楼主是一个终于现实的能者

与兰居 发表于 2013-11-20 10:00

兄弟，好样的，祝早日成功啊

stars 发表于 2013-11-20 11:18

心只有你8958 发表于 2013-11-19 21:11 static/image/common/back.gif
我知道你想说，器件要低抖动，这个谁都想要的，我也不外！！、
只不过，抖动是相对时钟频率来说的，一个 ...

不会吧,这个表是你的板子上那块FPGA最重要的技术参数喔,这个芯片官方有参考代码,稍作修改可以实现这些,但要出好效果,供电重要,但更重要是内面的"软件"算法要重新深度开发才行,简单的I/O控制就还不如74**之类的

stars 发表于 2013-11-20 11:40

另,看到你的板上只有一块晶振,是多少频率,官方参考代码好像也是一块晶振的,PLL为什么不用双晶振,来处理44.1K及48K的倍频采样,这样似乎更好些啊

lsk 发表于 2013-11-20 12:23

好东东，俺老百姓烧不起呀:$

1291650902 发表于 2013-11-20 12:44

心只有你8958 发表于 2013-11-20 14:38

stars 发表于 2013-11-20 11:40 static/image/common/back.gif
另,看到你的板上只有一块晶振,是多少频率,官方参考代码好像也是一块晶振的,PLL为什么不用双晶振,来处理44.1 ...

我晕，兄弟，这是DAC解码，不是数字解码，数字解码才要两个晶振或者三个（第三个为主时钟）！！！

心只有你8958 发表于 2013-11-20 14:44

stars 发表于 2013-11-20 11:18 static/image/common/back.gif
不会吧,这个表是你的板子上那块FPGA最重要的技术参数喔,这个芯片官方有参考代码,稍作修改可以实现这些,但 ...

FPGA在DAC解码中并不是最主要的，当然他的重要性紧次于ES9018！！！   FPGA可以写一个FIR滤波器，不过那个真是没有必要，ES内部有了，在加一个是多于的，ES内部就有，FPGA对输入的数据进行多级缓冲，并消除亚稳态的，，还有IO不如74HC，我不知道你从哪听说了？？ 请你认真验证，在发表你的看法！！！:handshake

紫砂碗 发表于 2013-11-20 14:47

不是一般骚，高骚。

心只有你8958 发表于 2013-11-20 15:04

stars 发表于 2013-11-20 11:18 static/image/common/back.gif
不会吧,这个表是你的板子上那块FPGA最重要的技术参数喔,这个芯片官方有参考代码,稍作修改可以实现这些,但 ...

另外补充一下播放DSD是会用到ES的8个DATA口，这8个DATA如果输入做得不好，有可能引有噪音，如果像你用74HC来做为接收，并切换，74HC用的数量可不是三四只的问题，如此多的IC作为接收，你可以想像一下了，对信号的干扰是多大的了！！

心只有你8958 发表于 2013-11-20 19:42

pigs168 发表于 2013-11-20 09:49 static/image/common/back.gif
看阵容异常强大,恭喜

谢谢兄弟哈最近生意可好:lol

pigs168 发表于 2013-11-20 20:23

心只有你8958 发表于 2013-11-20 19:42 static/image/common/back.gif
谢谢兄弟哈最近生意可好

一般般啦，今年都马马虎虎

心只有你8958 发表于 2013-11-20 20:51

pigs168 发表于 2013-11-20 20:23 static/image/common/back.gif
一般般啦，今年都马马虎虎

:lol你的电源和XMOS销量很好哦

查看完整版本: 晚来的双并ES9018