心只有你8958 发表于 2013-11-18 22:16 static/image/common/back.gif
你现在只是说参数，没有一点技术！
那算了，俺也没得说了。{:2_60:}
手上一般只有点儿砖头，木有鲜花。
59401 发表于 2013-11-18 22:19 static/image/common/back.gif
那算了，俺也没得说了。
手上一般只有点儿砖头，木有鲜花。
:handshake兄弟国外顶级机器一贯都是大量的使用FPGA来做的哦 现在玩音响玩的就是线路和软件的结合别不说话，有话就说，大家可以讨论不是吗？
我们应该多给像老吴这样的真正设计的人一些支持。这样我们以后的音响之路才会越走越好.缺点肯定是有的，但是我们一点点的做起来，不断完善才能让国人的设计水平和审美水平不断提高，真正让国内音响事业发展起来。
高高手 发表于 2013-11-18 22:45 static/image/common/back.gif
我们应该多给像老吴这样的真正设计的人一些支持。这样我们以后的音响之路才会越走越好.缺点肯定是有的，但是 ...
兄弟当时率先推出4层PCB的9018解码很不错但还是还有很多人认为9018不需要4层板子就OK 一起努力哈做自己喜欢的东西DIY嘛 既然我自己有这设计能力软件硬件都没有问题情况下 肯定想设计越完美越好
59401 发表于 2013-11-18 21:59 static/image/common/back.gif
一个正规厂的普通晶振，周期抖动都可以小于30PS（峰峰值）。这没啥，都是初级，你要把相位抖动（特别是低 ...
不是单个零部件做好就整个机器可以收货了吧。指标也不用一直做最高的吧，够用，合适，在合理的范围里就好了。指标参数做客观参考，听感收货这样比较合理吧。
本帖最后由 心只有你8958 于 2013-11-19 00:19 编辑
358021082 发表于 2013-11-18 23:46 static/image/common/back.gif
不是单个零部件做好就整个机器可以收货了吧。指标也不用一直做最高的吧，够用，合适，在合理的范围里就好 ...
说得好！！！参数只是一个客观参考，这就是为什么一个好的ESS，参数指标都非常强了，有些人就能做得好，有些人就做得很渣，，人家国外的名机，从来不会强他们的产品用了多少多少的料，而以，强调整体的合理搭配，这才是重点
凡是做技术的实干家都支持，
看待技术，可以挑刺，也可以看别人的长处。老话言，学习使人进步。
不错，激励我要重新学习FPGA，
OLED也新颖值得借鉴。
老吴啊，你不要跟他们打嘴仗了，把东西设计好，让他们自己看吧。音响早就过了只拼硬件的时代了，现在没有软件基础说设计音响，就是扯。老吴我顶你一个。
南山人民发来贺电:
三帖必溜的东东必须顶!:victory:
snlzq 发表于 2013-11-19 10:58 static/image/common/back.gif
南山人民发来贺电:
三帖必溜的东东必须顶!
:handshake感谢兄弟哈进度会很快的
井三 发表于 2013-11-19 11:15 static/image/common/back.gif
钦州人民发来贺电，祝早日调试成功
:handshake真心感谢兄弟我会加油做完美
定音鼓 发表于 2013-11-19 01:22 static/image/common/back.gif
凡是做技术的实干家都支持，
看待技术，可以挑刺，也可以看别人的长处。老话言，学习使人进步。
不错，激 ...
在肖老师面前献丑了 还的多多向肖老师学习才行:handshake
支持，软硬兼施
心只有你8958 发表于 2013-11-18 16:35 static/image/common/back.gif
补充一下我设计的这个板，FPGA的电源都是很严格的，PLL供电，模拟和数字都是分开的，包括GND，示波器显示 ...
无论承认不承认，通用的FPGA器件非常明显的缺点是I/O口的jitter还是比较大的，当然你可以用G级别的器件，价格非常贵而且改善并不是很大...
另外补充一个常识性的测量问题：低端的示波器不是用来看这种级别的jitter的...
本帖最后由 心只有你8958 于 2013-11-19 20:58 编辑
bbp 发表于 2013-11-19 20:47 static/image/common/back.gif
无论承认不承认，通用的FPGA器件非常明显的缺点是I/O口的jitter还是比较大的，当然你可以用G级别的器件， ...
几百ps的抖动，对100M以下的你觉得有意义吗？？？测高速抖动当然不能用示波器！！，100M的示波器采样也就一两G，得到的也就20来个采样点！
测FPGA的抖动，并不是用示波器，还有更好的办法的！！
还有按你样的思想，你可以永远不用FPGA！！！数字解码基本都是通过像FPGA这样的器件输出IIS或者SPDIF，因为DSP对时序不能很好的控制，输出的IIS和SPDIF时钟，也就误差相当大了，还是谢谢你的分析！！
心只有你8958 发表于 2013-11-19 20:56 static/image/common/back.gif
几百ps的抖动，对100M以下的你觉得有意义吗？？？测高速抖动当然不能用示波器！！，100M的示波器采样也 ...
好吧，没办法交流;P
乐在其中最要紧:handshake
bbp 发表于 2013-11-19 20:47 static/image/common/back.gif
无论承认不承认，通用的FPGA器件非常明显的缺点是I/O口的jitter还是比较大的，当然你可以用G级别的器件， ...
还有，抖动，主要还是在外部引来的，和电源，如果PCB设计得很好，抖动远比实际参数要低！！