超低jitter解码器的制作和听感
时钟的jitter对声音影响非常重要,那就试试把jitter搞到最小,本dac设计的时钟经过三级锁相环,过滤所有的时钟抖动,这样不管光纤还是同轴,PC-HIFI还是转盘,都能出一模一样的好效果。DA芯片的2路电源单独变压器稳压供电,最大限度降低DA内部的jitter。LPF选材特殊,缓冲使用高速大电流非反馈模式的缓冲。模拟电源的供应搭配不同速率的放电电容。和数字处理相关的所有处理由FPGA搞定,包括时钟的二级锁相,三级锁相使用极高规格的模拟锁相环,10K以上的抖动达到0.05ps,1k以上抖动达到0.5ps,100hz以上的抖动为1.3ps,模拟锁相环出来的时钟经过差分驱动直接送至DA芯片和反送FPGA,使时钟质量达到最佳。时钟的上述抖动指标在DAC中应该是最低了。听感,声音大气,两端延伸极好,声音凝聚力非常强,对比已经经过时钟抖动优化的君子CD,声音更干净,君子的CD则显示出高频燥,中高频段漂浮。此解码配合宽频高速的现代功放,在3分频的大箱及以上的箱子中表现突出,CD的细节还原非常清晰,CD片都有耳目一新,重新认识的感觉,低频下潜非常深,高频的速度则是非常凌厉。整机比较适合现代HIFI的追求。时钟抖动的设计结果看图。对于44.1k 16bit至192k 24bit采样频率的三级锁相环算法和配置都不一样,设计时采用FPGA自动识别速率,并且重新配置所有参数的方法,极大的方便了使用和优化了所有的参数,FPGA内置CPU和RAM,ROM,使软硬件处理配合默契,得心应手。布局和电源地的精确布置,使模拟数字互不干扰,同时又保证了信号的完整性。 听高手来作答 {:3_83:}嘿嘿,3楼帖了个黑带九段以上的锁相环,彪悍得…… 嘿嘿,3楼帖了个黑带九段以上的锁相环,彪悍得……
swing 发表于 2011-4-19 23:43 http://bbs.hifidiy.net/images/common/back.gif
贴来玩的,无实际意义....... 左边最大的芯片右下角为模拟锁相环,调试3个月时间。 低JITTER可以对于PC和转盘等前端数字输出要求小? 坛名有点似版主的;P 非常厉害,,,LZ,DAC采用哪家的方案? cs8416+cs4398 进来学习 隔壁论坛正在以打击神棍的名义否定jitter对声音的影响呢。
神兵作坊 发表于 2011-4-20 09:16 http://bbs.hifidiy.net/images/common/back.gif
隔壁的,,,那些连jitter是啥都不知道,,,,在那吹。。。 cs8416+cs4398
pmusic 发表于 2011-4-20 09:06 http://bbs.hifidiy.net/images/common/back.gif
时钟做好了,整机有没上AP测试过呀? 看不懂还是要跟帖 :victory:很强悍啊,强烈建议送stereophile测评 什么解码芯片 看楼主的相位燥声参数很一般哈. RCA前面的哪个圆柱形的是什么东西来的? 更新快点吧!好东西不能太慢的,大家知道八戒大哥吃人参果的效率的! 圆柱型的是缓冲,lh0033,抖动对声音影响大的频段一般是高频段,高频段10khz以上的时钟抖动为0.05ps,这个在8416的时钟指标中(10khz以上),是200ps,8416在1khz-10khz之间的抖动是有增益的,就是在输入SPDIF时钟抖动上的增加更多的抖动,本系统处理后与输入的时钟抖动无关,1khz以上为固定0.5ps。