关于ES9018两三事```

HerculesVR

能不能详细说一下它内部的DPLL是怎样工作的？参考时钟是怎样影响DPLL的输出相噪的？
chenxiuping15 发表于 2012-10-16 22:06

传统PLL必须要tracking fs,这样就需要一个公倍VCXO/VCO或者两个VCXO来做,技术复杂一些,外围电路比较麻烦,明显这样加大了设计复杂度,所以ESS放弃了方法,难用的芯片不好卖.

ESS选择了比较BT的方法, PLL + ASRC 组合方式. 很多人觉得ESS只不过是一个ASRC而以,当然sabre的白皮书也得也是写得比较笼统,而且用了AD1896举例. 如果ASRC就完美,没必要再搞个PLL直接用个几十MHz晶振直接做SRC的Master Clock 就完活了,没必要折腾神马PLL,而且还标记在PDF上. 所以直接简单暴力ASRC不是完美的选项.

PLL 需要一个参考时钟,这个时钟通常需要接近合成的时钟. 比如一个12M晶振也可以通过DPLL合成出11.2896MHz和12.288MHz.越高才参考频率才能合成出越高频率,这样可以获取超高Master Clock, 超过主时钟可以让过采样滤波器拥有极高信噪比,同时Sub Clock时候容易对齐数据. ESS 利用PLL先抑制了一次抖动,(准确说弹出抖动,这部分知识可以去看看Prism Sound产品说明书),这个原理就是DPLL,用参考晶振合成了音频时钟(44k1和48k倍数,ESS没公布到底是多少倍),通过SPDIF解出fs或者I2S来的fs来控制合成时钟频率.ES9018内部的PLL带宽就是指的这个IIR滤波器带宽.

之后获得一个准完美I2S信号,BICK和LRCK和SDATA, 这时候这组数据加上一个对应的DAC就可以输出了,这就是传统高品质DAC抖动处理过程,但是问题就是传统技术主时钟还是上不去(大多没超过35M,很多甚至只有1xMHz),这样信噪比会很低. 这时候参考晶振第二个作用出现了,充当超级SRC的Master Clock. [大部分HIFIER或者DIYer都是这个过程] ,此后就是ESS引以为傲的专利技术工作了-即hyperstram dac, 简单可以把这玩意理解为"超频".

重要的技术分水岭这这里出现了, ES9018软件模式可以越过这环节, 高端客户可以控制Master Clock的source, 全部使用外部电路设计,这样ES9018内部DSP等效仅仅是一个FIFO.(Apogee Symphony I/O即此方式),这时候是"超倍频".所以说ES9018对于抖动抑制部分使用了真正的PLL技术,而不是暴力简单ASRC.

不喜欢看废话直接看结论:

参考晶振路径1: 合成音频时钟. PLL只能合成主时钟, SPDIF时钟回复和对齐工作利用DPLL完成.
参考晶振路径2: 可选SRC的Master Clock.

路径1功能: 抑制抖动
路径2功能: 提高信噪比

HerculesVR

我也这么觉得，但2V的输出貌似又是非平衡的输出。
mzsrz 发表于 2012-10-17 08:18

平衡/非平衡 只是信噪比有一点差异,但是THD+n参数没影响.

HerculesVR

回复 47# 定音鼓

CM6631很多低劣设计,音频分析仪根本认不出超过96k的信号.

大多情况就是一个,阻抗不对导致眼图失效,这个问题很容易解决,用数字音频分析仪测通就行了.

注意一点: 普通示波器看到漂亮波形不行没用, 除非做了一个标准测试SPDIF的夹具,同时示波器拥有一些必要功能.

HerculesVR

抱歉没注意看，THD+N的话RMAA测试应低于-125dB，我以前测了一些设备是这个范围。
59401 发表于 2012-10-17 01:01

dB是相对单位,单独使用没有意义, 使用软件作为仪器必须要标定电压.

比如必须预先标定 0dBFS  = 0dBr = 4VRMS 之类的,之后在测试才算有效.

Enjoy.

HerculesVR

显然,LZ的表述的 "1: 正确设计的Quad模式ES9018使用RMS检波可以轻易做到不低于-114dB的THD+n@ 2V RMS / 1kH ...
stars 发表于 2012-10-17 09:15

不知所云,```

鸱吻

方案

HerculesVR

业余用最多也就是1212M的ADC了，极限是-110db的THD，设计正确的9018可以轻松爆表。

9018的demo板的layou ...
Jeff_Zhu 发表于 2012-10-17 09:19

建议Jeff胸买个AP2722,憋在家里拿各种运放各种搭电路测玩.

很多年前我认为TI/BB最NB, ADI渣渣, 你知道TI/BB运放PDF参数标的比ADI强太多多多了,动辄小数点后面4个0, 拿着一堆运放对着仪器各种撸. 到现在TI/BB看都不正眼看了. 个人观点,仅供参考.

HerculesVR

看了楼主的回复，有点看法，说说，
1. 现在这些DAC都不是纯正的1bit DAC。真正的1bit DAC指标很 ...
fantaq 发表于 2012-10-17 11:06

1:
你说的对,真正纯DSD参数都差的妥妥的,EMMLABS现在都不敢标参数,哈哈. 但是这不妨碍EMMLABS是DSD的标杆. 包括EMMLABS自己的人也宣传那些PCM妥协方案各种不是原始原味DSD,没办法谁让DSD标准就是EMMLABS制订的,不信他还能信谁.

2:
音频行业都是窗户纸,不申请专利没人知道,你申请大家都可以模仿了. ESST的sabrewp写得也是比较猥琐的,非常笼统,但是这不妨碍,只要坚持看每年的AES论文就找到,很多新技术讲解. 我刚发贴回答某楼问题,抖动处理是真的PLL方案. 另外做到顶级性能还是PLL,只不过对于技术难度要求和成本代价高,数字音频测试和抖动测试仪器都是基于PLL.

BT的追求就是较真, 的确DSD<>PCM 互转仪器测试可以几乎没区别了,但是听感还是有区别,这也驱动大家继续研究,嘎嘎.

mzsrz

平衡/非平衡 只是信噪比有一点差异,但是THD+n参数没影响.
HerculesVR 发表于 2012-10-17 12:35

哦，你说的是，必竟职业跟业余是有差距。我自己做的在非平衡输出时现在只能做到-100DB左右（不加权）的THD+N/1khz （20ＫＨＺ低通滤波器）,说来惭愧，现想前进一步都很难了，看来还得多学习。
信噪比直接影响到ＴＨＤ+Ｎ中的“Ｎ”,怎么能没影响呢？

stars

不知所云,```
HerculesVR 发表于 2012-10-17 12:41

官方公布的ES9018的THD+n是-120DB,而LZ说"可以轻易做到不低于-114dB的THD+n@ 2V RMS / 1kHz ",真的可以很轻易可以做到?,可能我知道得太少了.

Jeff_Zhu

建议Jeff胸买个AP2722,憋在家里拿各种运放各种搭电路测玩.

很多年前我认为TI/BB最NB, ADI渣渣, 你知 ...
HerculesVR 发表于 2012-10-17 12:48

    运放是ADI的优势产品，比TI强上一些，我也比较喜欢运放用ADI的。不过TI也不至于那么不济倒是真的，具体还是要看个案。2722真心买不起，只能等自己有时间做个ADC折腾一下了。
   ADI自家的4898应该是可以干掉797，一个朋友有试过用在9018上，比797略好，当然这也是在1212M上测得结果，同样都是爆表的值，那个结果也就不作数。你有兴趣的话可以试下这颗新运放

高高手

继续关注。等我回去了好好测试下我的9018在说

szyzym

很喜欢看这样的讨论 氛围很好  虽然不是很明白 鼓掌

chenxiuping15

传统PLL必须要tracking fs,这样就需要一个公倍VCXO/VCO或者两个VCXO来做,技术复杂一些,外围电路比较麻烦 ...
HerculesVR 发表于 2012-10-17 12:34

好的，谢谢。
大概明白了，它的时钟部分采用的技术和WM8805是类似的，DPLL+FIFO+PLL.
这样才可以很好的解决低频相噪的问题，参考晶振起了决定性作用。

xgf1234

非常关注9018

高高手

我现在就是在煞费苦心的弄这个9018的80M的高标准时钟呢。标准TTL电平的高精度低噪声。有点难啊

chenxiuping15

我现在就是在煞费苦心的弄这个9018的80M的高标准时钟呢。标准TTL电平的高精度低噪声。有点难啊
高高手 发表于 2012-10-17 21:24

    买一个吧，自己搭太难了，关键是没仪器的话没办法保证性能

高高手

买一个吧，自己搭太难了，关键是没仪器的话没办法保证性能
chenxiuping15 发表于 2012-10-17 22:53

   问题是我买的我也觉得不满意。我要的是我的标准。我要努力！！！！！

狂躁的刺猬

原来你这小子还活着··哈哈··来了就抬杠···

jml32370

高手过招，记号学习