66
1
2316
罗宾汉 当前在线
举报
zhouyu_32359 发表于 2025-8-30 23:21 FILT+上加100uF电解或100uF钽电容情况基本不变,VQ只有一个0.01U和1UF,不过这个是单端输入,没用到VQ, ...
15
226
业余侠客 当前在线
zxhdoop 发表于 2025-8-30 23:37 首先要把ADC和DAC的运放都要换,想要超低的底噪(低频段)必须要高性能的运放,运放电压噪声有个叫1/f噪音 ...
zxhdoop 发表于 2025-8-31 00:04 下图为去年DIY的测试图,可以和6楼最新的测试图对比。
zhouyu_32359 发表于 2025-8-31 01:51 换了输入运放,因主要用于ADC,是测几个DAC底噪都这样,电阻都是普通0805碳膜电阻,是不是运放电压过低, ...
zhouyu_32359 发表于 2025-8-31 01:52 这个是加哪里电容改进的呢
本版积分规则 发表回复 回帖后跳转到最后一页
Archiver|手机版| ( 鄂ICP备2025138941号-3 ICP证:鄂B2-20130019 公安局网监备:420100007348 邮箱:1343292467@qq.com )
GMT+8, 2025-10-17 17:16 , Processed in 0.132591 second(s), 7 queries , Gzip On, Redis On.
Powered by Discuz! X3.4
© 2001-2012 Comsenz Inc.