- 积分
- 432
- 在线时间
- 647 小时
- 最后登录
- 2024-4-25
- 阅读权限
- 50
- 精华
- 0
- UID
- 802726
- 帖子
- 414
- 精华
- 0
- 经验
- 432 点
- 金钱
- 380 ¥
- 注册时间
- 2015-10-25
|
1. 我不清楚1KHZ的耗电脉冲是哪里来的 我理解的是1KHZ的电源纹波。
2. 纯数字信号的tphl 和tplh值 也就是你提到的《0和1之间的变化是时间连续的,是有斜率的,而不是理想的瞬变的》,这个值是有耐受区间的 正常的DAC输入电容约为10pf左右 上升时间极短,基本可以看作是理想方波,这个其实不奇怪
3. 其实我的本意是,在纯数字电路的结构中,退耦只影响该结构的工作稳定性,并不影响芯片从UAC协议中decode出的IIS信号hex,只能说,输出的方波可能带有少量纹波,但这并不影响后置DAC对前级信号的decode,因为DAC认识IIS总线DATA的hex,但并不认识信号中的纹波。
4. 《你同意数字音频在通过逻辑门时,逻辑门的耗电和音频信号大小有关,只是逻辑门耗电很小,对吧》 这只是基础认知,不是同不同意的问题,可以看作逻辑门输出1,就是对后级输入gate充电,0是放电,但充放电电流小,速度快。
5. 我并没有见到过9027的手册,但按照正常编写逻辑,手册上会写明VDDD VDDC VDDIO部分的各个耗电情况。
6. 我理解中 您所表达的《只要加两只电解,SA9027的声音马上会脱胎换骨》 在我看来就是IIS的data hex发生了改变 才导致了听感的不同,这和我的经验完全背离,因此认为无法理解,《电源纹波导致的时钟抖动能被“人”听出来》我认为在后级的模拟部分,纹波导致的噪声被听出来完全合理,但在数字电路中 电源纹波导致的时钟抖动能被听出来 我就不太理解了,因为这种抖动通常是纳秒级别,已经远远超出人类的听觉范围,甚至是这样的信号,已经无法通过LPF了,所以我不是很明白,您是怎么感知到的 |
|