大家看看pe65612脉冲变压器的输出波形

mc3362

AES/EBU平衡要求阻抗是110R，非平衡和消费级S/PDIF是75R。
可以看看IEC60958。

沙漠王子

是这样加的吧？


31楼是哪个测试点的波形？
另外想减小平顶降落，可以加大两个电容C1、C2。
mc3362 发表于 2012-8-26 08:38

对的,测试点在数字电缆输入端

沙漠王子

为什么要110R？我的板子上是75R的，波形如下：
ry7740kptv 发表于 2012-8-26 09:19

你的机器背光怎么是蓝色的?自己改led了？
你测的信号取样应该是44.1k吧？

mc3362

测测线的输出端看看，加大那两个电容，端接电阻在110欧附近变化试试。不过现在的波形已经不错了，对性能没啥影响了，整形电路完全可以整出非常好的方波。

沙漠王子

还是担心这个平顶跌落幅度有点大,会导致整形电路误操作,等明后天有空把电容换大一点试试!

mc3362

回复 45# 沙漠王子
完全不用担心的。
AES/EBU平衡的接口电平标准类似RS-422，可以看看TI和AD的应用报告：RS-422 and RS-485 Standards Overview and System configurations和RS-485RS-422 Circuit Implementation Guide。文件超过我上传的限制了，要不我就传附件上来了。
200mV的门限电压足够用了，况且接收器还有迟滞特性。还可以看看任意一个RS422总线接收器件的PDF（比如MAX485、26c32等），也很清楚的，完全不用担心那几百毫伏的电压降落。不信的话，自己搭一个26c32接入电路并把电容减小（越小平顶降落越明显），双踪示波器一路测PE65612输出，一路测26c32输出，看看除了有一定的时延还有什么不同吗？
PS：我觉得这个实验很有意义，可以和大家分享、讨论。

ry7740kptv

回复 43# 沙漠王子

机子二手的，拿来时背光弱，我换了灯管，但是买的灯管有点偏色，发蓝，而且今天阴天，手机摄像头也不给力，拍摄效果很差，实际上是不太亮偏蓝背光~

是44.1k，本来是想用96k，本子的S-PDIF在扩展坞上，我测试临时用着PCM2705作同轴输出~

zfl1211

输出部分经过了110欧的阻抗匹配，且经数字变压器输出，接收端也通过变压器输入，那么，接收端的这个C2可以去掉啊，此其一；DAC的输入端口如果原来设计的是平衡输入，那么这个输入电路一定要进行阻抗匹配，假如去掉C2后波形还是难看，那有可能这个输入的阻抗没匹配好，需要在T2后重新串接或端接电阻进行匹配，在T2前再端接电阻不妥。个人意见，是来学习的！

沙漠王子

傍晚,把机器拆了,忙到现在才装起来,先上个DAC接收部分的原理图，原机没有R1，暂时加在卡脓头里面的

沙漠王子

取样96k，R1两端波形图

变压器输入端波形图

CS8420输入端波形图，脉冲幅度已经低于2.5V，波形实在无语

沙漠王子

拆除L1,L2后，变压器输入端波形图

CS8420输入端波形图，接近方波，但脉冲幅度不到2.5V

沙漠王子

拆除R1,L1,L2后，变压器输入端波形图，很明显的谷？

CS8420输入端波形图，脉冲幅度很标准的2.5V，但平顶跌落？图中的隔直电容去掉不去掉一个样

mc3362

有了R2和R3，R1就得去掉了。
50楼后两个图信号边沿变缓，应该是电感的作用，后面的波形也说明了这个问题，拆除电感后边沿要好多了。
我看了一下CS8420的PDF（APRIL '07 DS245F4），在第79有这样的说明：
（1）the receiver has a very high input impedance, a 110 Ω resistor should be placed across the receiver terminals to match the line impedance.同时可以参考图33，很标准的接线图。
（2）an optional DC blocking capacitor (0.1 μF to 0.47 μF) in series with the cable input.This improves the robustness of the receiver, preventing the saturation of the transformer, or any DC current flow, if a DC voltage is present on the cable.电容最好不去掉，也不用太大，但高频特性要好。
至于串的那两个电感，也不要去掉，我的理解是减小电磁干扰的。如果LZ感觉波形不好，可以换成小一点的电感试试。
LZ最后上的图，波形我感觉已经不错了，边沿也很陡，那点平顶降落也不是问题，不会对接收产生任何影响。

zfl1211

低频不够，DAC中CS8420和ADM3491并联输入，是否改变了阻抗匹配？

mc3362

回复 54# zfl1211
查了一下ADM3491的PDF，接收部分输入阻抗典型值19k，对低频响应的影响比不过110欧电阻吧？

沙漠王子

回复  zfl1211
查了一下ADM3491的PDF，接收部分输入阻抗典型值19k，对低频响应的影响比不过110欧电阻吧？
mc3362 发表于 2012-8-27 12:00

芯片这点阻抗应该影响不大吧?不过R2 R3中间抽头接什么，连线到那里，真的查不出来，线路板是四层的
刚才用NI软件仿真了一下，没连芯片，好像也是平顶跌落，郁闷

mc3362

回复 56# 沙漠王子
芯片输入阻抗对整体阻抗完全没有影响。R2和R3公共点最有可能的是接大约电源电压的一半（或者交流接地也可能，这时芯片内部自己提供偏置电压），给CS8420的输入端RXP和RXN提供共模电压，这个电压选择范围很大，因为平衡输入的电路都有很不错的共模抑制能力，就像模拟放大器的差分输入一样。
LZ也不要纠结于平顶降落了，这个也根本不是问题，呵呵。LZ请看下表，摘自Analog Device的AN-960。

沙漠王子

回复  沙漠王子
芯片输入阻抗对整体阻抗完全没有影响。R2和R3公共点最有可能的是接大约电源电压的一半（或 ...
mc3362 发表于 2012-8-27 16:02

芯片阀值200mv？你看53楼的图，平顶跌落有480mv

zfl1211

现在需弄清楚R2R3连接点接什么地方了，去掉这两个电阻波形会有什么变化呢

mc3362

回复 58# 沙漠王子
LZ看图吧，第一张也是Analog Device AN-960里面的，第二张把你的图在图画里改的，累死我了。