[转]台湾wensan兄的几篇音响放大器方面的好文，推荐！

wode

赶紧收藏。

wode

E文好，电路功底深厚，万能人，呵呵。

小鬼头

我没时间，没怎么细看。。。相信结论跟我们的差不了太多。嘿嘿

http://www.diyaudio.com/forums/showthread.php?s=&threadid=16796&perpage=10&highlight=&pagenumber=1

<img src="attachments/dvbbs/2004-11/2004113014385331.png" border="0" onload="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=\'Click here to open new window\nCTRL+Mouse wheel to zoom in/out\';}" onmouseover="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.style.cursor=\'hand\'; this.alt=\'Click here to open new window\nCTRL+Mouse wheel to zoom in/out\';}" onclick="if(!this.resized) {return true;} else {window.open(\'attachments/dvbbs/2004-11/2004113014385331.png\');}" onmousewheel="return imgzoom(this);" alt="" />

andy_c []
diyAudio Member

Offline
Registered: Apr 2003
Location: Here, ahhh, I think


Unstable VAS current in amp from Slone book  Post #1  
I've been reading Randy Slone's "High-Power Audio Amplifier Construction Manual", which I picked up right after reading Douglas Self's amplifier design book. Douglas Self described some distortion reduction techniques for the VAS, including having a beta-enhancing emitter follower at the VAS input, as well as using a cascode at the VAS output. These designs were used in conjunction with an input stage diff amp having a current mirror load to balance it. I was disappointed that Self didn't provide data on the combination of the beta enhancement and cascode techniques (it was an "either or" option), nor did he discuss any complementary versions of his circuit at all. In fact, he acts as if fully complementary designs don't even exist. I don't think he ever mentions them at all.

On reading Slone's book, I was quite happy to find that not only did he have a fully complementary design using current mirrors on the diff amp outputs, but also combined this approach with both a beta-enhanced VAS input and a cascoded VAS output. Nice! That is, it was nice until I tried to calculate the bias current of the last transistor of the VAS. Then I realized there was a serious flaw in the design. That bias current is subject to large variations and is essentially uncontrolled. To illustrate, I've modified his design a little bit with different current sources and resistor values to avoid copyright issues, but preserved the basic topology. I entered the schematic into LTSpice, and I show the schematic below. It's easy to see how to calculate the currents in the diff amp of course. Likewise, the emitter follower bias current can be easily seen to be one Vbe drop divided by its emitter resistor. No problem. But check out that last stage! How do you calculate its bias current? LTSpice calculates a value of about 50 mA, which is close to the value Slone reports, but it's not clear how this happens. Apparently it just rises until it loads down the emitter follower enough that it can't support any further rise. As an experiment, I tried raising the supplies to +/-90 V from +/-60 V. The VAS output stage bias current goes from 50 mA to 140 mA. That's really bad.

I began to think that the whole idea of using current mirrors on the diff amp outputs of a fully complementary design was a terrible idea. You end up with the diff amp output being taken from back-to-back collectors, so the voltage at that point is no longer controlled. Self avoids this problem with a single-ended design by biasing the VAS with a constant-current load. So the voltage at the diff amp output is controlled by the Vbe drops of the VAS, plus the forced VAS current times the VAS emitter resistor, and the current of the VAS is forced by a constant-current load. But with a fully complementary design, this isn't possible.

Is it possible somehow to use current mirror diff amp loading with a fully complementary design and still get stable, easily controllable VAS bias current? It turns out that you can. I'll show a schematic in the next post.


注：楼主是SPICE的高手，好象他任职的公司是出品电路分析计算机软件的

其中，第二段中间有这么一句话：Then I realized there was a serious flaw in the design. That bias current is subject to large variations and is essentially uncontrolled.
我意识到这个设计有个严重的缺陷，就是受外界大的改变时，电压放大级的电流实际上是不受控制的。（As an experiment, I tried raising the supplies to +/-90 V from +/-60 V. The VAS output stage bias current goes from 50 mA to 140 mA. That's really bad.从+/-60V电源改为+/-90V时，电流从50MA变为140MA）


第三段开头的话：I began to think that the whole idea of using current mirrors on the diff amp outputs of a fully complementary desi

wode

WENSAN兄说的SPICE模式没接触过呢，呵呵。

wensan

以下是引用wode在2004-11-27 14:33:00的发言：
看了你们的贴子，回头去思考这个全对称的差动电路，有点感想，说出来请小鬼头兄，WENSAN兄指教。
在晶体管的Vce-Ic特性图中，有一段恒流区——保持Ic不变,Vce可以在一个范围内变动。这个全对称的电路，电压级的静流和镜流源Q1，Q7的Vce有很大的关系，因为晶体管有恒流区的原因，所以Q1，Q7在固定的Ic下，其Vce可以是一个范围内的任何值，也就是说Q1，Q7的Vce是无法确定的，所以电压级的静流也就是无法确定的了。在静态时，差动级输出2Ib的电流给电压级，整个电路能平衡，差动级输出3Ib的电流给电压级，整个电路也能平衡，如此类推可得出差动级到底输出了多大的电流给电压级无法确定，所以电压级的静流也就无法确定的了。
以上是我思考后的感想，是错是对，请小鬼头兄，WENSAN兄批评。

我觉得您把「无法确定」跟「不知道该怎么计算」给混淆了！

这个电路的所有偏流都是「可以计算出来的」，
只是不容易计算，
甚至不容易估计而已。

通常用纸笔计算时，
晶体管只用简易的h参数模型下去计算，
算出来的误差很大。
如果使用SPICE来计算，
SPICE的组件模型非常精确，
可以算出相当精确的值出来。
如果实际使用的组件特性跟SPICE的组件模型有差异，
也可以修正SPICE的组件模型，
就可以计算出符合实际电路组件的结果出来。

小鬼头

看你说的，证明你的思路已经入了轨道，但细节上还。。。

我前面已说过：那个点上的电压是由差分管、恒流管的Vce-Ic特性、电压放大管的Vbe-Ib特性共同决定的（其它电路其实也一样）——这样就可以联立起来解一个方程式，求解出电压放大级的电流Ic（其它电路也一样）。也就是说，管子的特性一确定，就可以得到一个Ic。而不是你说的电压级的电流是不确定

再回过头来看，电压放大级在上两个管子（上臂和下臂），所以有两个Ic。这里他们是串联的，这里最终的Ic将决定于小的那一个（上臂或下臂）。也就是说，最终还是由那个方程式决定了电压级的电流——这里就不同于别人使用差分级为恒流源负载的方法（使用非对称输入级），因为别人的放大器，到了电压放大级，是恒流源或电阻负载，电压放大级的Ic可以由这个恒流源或电阻所决定。

我们所讨论的电路所存在的问题。。。。。或者换个角度讲吧：可以用一个名词来表达，就是“灵敏度”。这个电路对以管子特性为变量的灵敏度太高（其它的电路却不是这样），也就是说，管子特性在这里起的作用过大，你自己不方便控制，而变得不实用。——也就是说，不是电压级电流不能确定的问题，而是你实际使用时难于控制的问题。

wode

看了你们的贴子，回头去思考这个全对称的差动电路，有点感想，说出来请小鬼头兄，WENSAN兄指教。
在晶体管的Vce-Ic特性图中，有一段恒流区——保持Ic不变,Vce可以在一个范围内变动。这个全对称的电路，电压级的静流和镜流源Q1，Q7的Vce有很大的关系，因为晶体管有恒流区的原因，所以Q1，Q7在固定的Ic下，其Vce可以是一个范围内的任何值，也就是说Q1，Q7的Vce是无法确定的，所以电压级的静流也就是无法确定的了。在静态时，差动级输出2Ib的电流给电压级，整个电路能平衡，差动级输出3Ib的电流给电压级，整个电路也能平衡，如此类推可得出差动级到底输出了多大的电流给电压级无法确定，所以电压级的静流也就无法确定的了。
以上是我思考后的感想，是错是对，请小鬼头兄，WENSAN兄批评。

hhht0029

小鬼头

wensan

以下是引用wode在2004-11-26 21:21:00的发言：
我说我的一个疑惑，真诚请你指点。
在这个单边差动的放大器中，静态时是否要保持Q1的Ic=Q2的Ic？如果是需要的，那么你看，Q1的Ic=Q11的Ic+Q4的Ib,<I></I> <I></I> <I></I> <I></I> Q2的Ic=Q12的Ic+2Q12的Ib(2倍Q12的Ib的意思）
而Q11的Ic=Q12的Ic（Q11和Q12是静像恒流源的原因），那么只有在Q4的Ib=2Q12的Ib的时候，Q1的Ic才等于Q2的Ic，但是在实际中，Q4的Ib并不总是等于2Q12的Ib，假如在实际中Q4的Ib大于2Q12的Ib，那么电路在静态时，依照Q1的Ic=Q11的Ic+Q4的Ib,<I></I> <I></I> <I></I> <I></I> Q2的Ic=Q12的Ic+2Q12的Ib来看，显然Q1的Ic是大于Q2的Ic的，但是Q1和Q2的Ic在静态时要求一定要相等的，那么这时候电路怎么解决这一问题呢？

此种状况下电路自己会解决这个问题，
它的解决方式就是让Q1、Q2这个差动放大电路的Ic不相等！

Q1、Q2的Ic差异个1%~2%，
对于差动放大电路的两个输入端之间所造成的直流电位差异是很微小的，
大不了就差个几mV，
使得放大器输出端的直流电位差个几十mV是很平常的事，
这种差异很正常，
并没有必要要求Q1、Q2的Ic绝对相等。

wode

我说我的一个疑惑，真诚请你指点。
在这个单边差动的放大器中，静态时是否要保持Q1的Ic=Q2的Ic？如果是需要的，那么你看，Q1的Ic=Q11的Ic+Q4的Ib,    Q2的Ic=Q12的Ic+2Q12的Ib(2倍Q12的Ib的意思）
而Q11的Ic=Q12的Ic（Q11和Q12是静像恒流源的原因），那么只有在Q4的Ib=2Q12的Ib的时候，Q1的Ic才等于Q2的Ic，但是在实际中，Q4的Ib并不总是等于2Q12的Ib，假如在实际中Q4的Ib大于2Q12的Ib，那么电路在静态时，依照Q1的Ic=Q11的Ic+Q4的Ib,    Q2的Ic=Q12的Ic+2Q12的Ib来看，显然Q1的Ic是大于Q2的Ic的，但是Q1和Q2的Ic在静态时要求一定要相等的，那么这时候电路怎么解决这一问题呢？

小鬼头

我的观点我看是与WENSAN兄的一致。。。。再表达一下吧：

这个差分管、恒流管、电压放大管B极所共同连接的那个点（术语叫做节点，呵呵），这个点上的电压是由差分管、恒流管的Vce-Ic特性、电压放大管的Vbe-Ib特性共同决定的（其它电路其实也一样），因此，只要这些管子一确定，那么就可以得到确定的电压放大管的Ic——这正是WENSAN兄要表达的意思

但问题是，差分管、恒流管的特性在这里的贡献相当大（别的放大器这里都使用阻值较低的电阻，呵呵），造成电压放大管Ic对前面管子的依赖性过强，而变得不实用、变得难于控制（这种做法可能在集成电路芯片中还比较实用，因为可以通过对器件的控制来实现）。。。所以，没有分立件的放大器使用这种形式（这也是我前面所说的——你没留意到我特意没把集成电路包括在里头吗？呵呵[em06]），我看原因也就在这里。

wode

在差分级管子配对的情况下，电压级的静流是由差分级输出的2Ib电流和电压级晶体管的B决定的。但我这么想的（我这人怎么老爱班门弄斧，呵呵。其实也没什么意思，只是想把自己对电路的理解说出来，也不知道是对是错，呵呵，说错了你别笑话），在这个电路中，差分级输出给电压级的电流是无法确定的，即使在差分管完全对称的情况下，输出也未必是2Ib，输出任何一个数值的电流，整个电路也应该平衡。

wensan

以下是引用wode在2004-11-26 14:47:00的发言：
在等于或者大于0的任何一个数值，整个电路都能平衡，电压级上下两个晶体管的静流只要一致，输出中点一样还是0电位，所以觉得电压级的静流不确定。

互补对称的电路不管每一级的偏流是多少，
只要上下一致当然都能平衡，
只要偏流没大到烧毁晶体管，
电路就可以工作，
这有什么问题？

这个电路的问题在于即使是同样编号、同一批生产的晶体管，
其β值还是会有很大的差异，
所以这个电路电压放大级的偏流会因为所使用的晶体管β值的差异，
而产生很大的变化！
你如果能精密的挑选所使用晶体管的β值，
你就可以控制这个电路电压放大级的偏流，
所以这个电路电压放大级的偏流并不是无法确定，
只是你必须先确定所使用晶体管的β值，
而一般的电路设计通常是希望电路的偏流不受晶体管β值的影响。

wode

在等于或者大于0的任何一个数值，整个电路都能平衡，电压级上下两个晶体管的静流只要一致，输出中点一样还是0电位，所以觉得电压级的静流不确定。

wensan

以下是引用wode在2004-11-24 20:34:00的发言：
这么说在全对称电路中使用镜流源，从理论来说，我感觉电压级的静态电流就应该无法确定了，因为决定电压级静流的其中一个因素——镜像恒流源Q1，Q7的Vce无法确定，但是为什么在实际使用中却没问题呢？

这样的电路其实电压放大级的偏流是确定的，
只是做电路设计分析时不容易计算而已，
而且不论电压放大级的偏流是大还是小，
只要晶体管没有烧掉，
它当然可以工作。
就算电压放大级的偏流是零，
互补对称的电路照样可以在B类的状态下工作。

wensan

以下是引用wode在2004-11-24 20:34:00的发言：
这么说在全对称电路中使用镜流源，从理论来说，我感觉电压级的静态电流就应该无法确定了，因为决定电压级静流的其中一个因素——镜像恒流源Q1，Q7的Vce无法确定，但是为什么在实际使用中却没问题呢？

图中所使用的电流镜即使两个晶体管完全一致，
电流还是会相差2 Ib，
这个电流的差异正好让差动放大级输出2 Ib给电压放大级，
电压放大级的偏流则为2 Ib乘上电压放大级晶体管的β值，
因此电压放大级的偏流并不能算是不能确定，
只是电流镜和电压放大级晶体管的β值不同，
电压放大级的偏流就不同。

wode

这么说在全对称电路中使用镜流源，从理论来说，我感觉电压级的静态电流就应该无法确定了，因为决定电压级静流的其中一个因素——镜像恒流源Q1，Q7的Vce无法确定，但是为什么在实际使用中却没问题呢？

小鬼头

如果你留意一下分立件功放、前置等放大器，你就会发现，凡是第一级用恒流源的，都不是全对称线路。。。。呵呵

你这个图电压级的工作点是由恒流源决定了的。[em06]

wode

即使象这种单边差动放大器，使用镜流源的话，电压级亦存在工作点不确定性吗？