制作一款数字端口输入输出试验板

ljpwed

chenxiuping15 发表于 2016-2-4 15:35
呵呵，您又怎么知道我没接触过FPGA？
另外，你觉得FPGA的PLL不错，那请你说说它的RMS jitter参数是多少 ...

行吧，我就跟你做个讨论吧！
FPGA给出了参数，你能把接收芯片的PLL参数摆出来吗？
为什么我说PLL要比好，有三个观点：

chenxiuping15

ljpwed 发表于 2016-2-4 15:43
行吧，我就跟你做个讨论吧！
FPGA给出了参数，你能把接收芯片的PLL参数摆出来吗？
为什么我说PLL要比好 ...

AK4118 是50PS
WM8805也大概这个性能。

ljpwed

chenxiuping15 发表于 2016-2-4 15:35
呵呵，您又怎么知道我没接触过FPGA？
另外，你觉得FPGA的PLL不错，那请你说说它的RMS jitter参数是多少 ...

你有没有搞过FPGA，这个跟我没关，只不过通过你的观点能让我知道你不是一个真正开发过FPGA的人！

你自己做不好DPLL，并不代表别人做就做不好！

厂家生产芯片会考虑性能和成本，AK4118官方并没有给出真正的内部PLL参数，你自己倒是可以得出，你真牛逼！

在开发SPDIF解码的时候我也有同样的问题，到底FPGA能不能很好的接收SPDIF，不过通过实验表明FPGA对SPDIF时钟恢复输出后其精度要比AK4118要好很多，当然你也可以自己去开发实验！ 而且FPGA解码384K完全不是问题也确定了我的观点!

ljpwed

chenxiuping15 发表于 2016-2-4 15:45
AK4118 是50PS
WM8805也大概这个性能。

我从哪里都找不到AK4118 的PLL只有50PS，不知道 你能否给出一个实际的观点，我也好学习！！

chenxiuping15

ljpwed 发表于 2016-2-4 16:09
你有没有搞过FPGA，这个跟我没关，只不过通过你的观点能让我知道你不是一个真正开发过FPGA的人！

你 ...

我有没有做过不重要。
但是好的DPLL不好做，这个我是知道的。
你再看看AK4118的DATASHEET 第9页，JITTER有多少是标出来的。

chenxiuping15

ljpwed 发表于 2016-2-4 16:11
我从哪里都找不到AK4118 的PLL只有50PS，不知道 你能否给出一个实际的观点，我也好学习！！

TI出的DIR9001也是一款不错的DIR芯片，指标也是有的，在第10页。

你可以看看：

ljpwed

chenxiuping15 发表于 2016-2-4 15:45
AK4118 是50PS
WM8805也大概这个性能。

在都FPGA即使 PLL的抖动比较 AK4118大一部又怎么了，难道能阻止我成功开发SPDIF解码吗？ 你能听出来抖动50PS 和100PS的音质有什么差别？

ljpwed

chenxiuping15 发表于 2016-2-4 16:15
我有没有做过不重要。
但是好的DPLL不好做，这个我是知道的。
你再看看AK4118的DATASHEET 第9页，JITTE ...

这是PLL抖动？ 你开玩笑的吧，朋友请好好阅读人家的表格说明，好吧！

chenxiuping15

ljpwed 发表于 2016-2-4 16:21
在都FPGA即使 PLL的抖动比较 AK4118大一部又怎么了，难道能阻止我成功开发SPDIF解码吗？ 你能听出来抖动5 ...

你开不开发那是你的事情，我在这里只讨论技术。
50PS和100PS听不听得出来是一回事，但是能测出来。

ljpwed

chenxiuping15 发表于 2016-2-4 16:40
你开不开发那是你的事情，我在这里只讨论技术。
50PS和100PS听不听得出来是一回事，但是能测出来。

好吧，都是我的错！！只不过我也不太明白你在讨论什么技术，还是在讨论参数？

chenxiuping15