对1543线路图的几点疑问(666字节)(董杰，昨天13:9 阅读:79)
我是个超级菜鸟，第一次接触这些东西昨天花了好长的时间，把tl431 lm317 cs8412 tda1543的datasheet给看了
终于弄懂了这个电路图，有些不明白的问题，麻烦大家给讲解以下 ，谢谢大家了
1。tda1543的输入电压标准应该是5v,但是图上标注的是8v,按照计算 1.25*(1+2000/220)=12.6
也就是说，如果2k放到最大，输出电压可能达到12.6v，是不是有点太大了，这里可
以调节电压的目的是什么？
2。如果采用晶振方式，是否可以将23脚的10k省略，那样应该没有影响吧？？
3。图中的那些电容属于比较重要的电容，应该采用好一些的。
4。在输出端那些电容电阻的作用是什么？？（这里实在是弄不明白，
可能对大家来说太简单了，可是我真的不懂）
5。有晶振的方式好，还是没有晶振的方式好（呵呵，这个我可以自己尝试一下）
6。cs8412的第20脚 filt，按照说明应该是一个1k和一个0.047uf串联
可是电路图上确不是，有什么别的含义吗？
2004-3-23 16:05:16 石牌 Edited
如果采用我的计算表计算就简单了。
电阻输入0.1M、电容输入1uF就可以得到结果是1.591549431Hz。明白了，其实第一个问题不应该提出来的
第一个问题我查了tda1543的data sheet他并没有详细说明，没说这里加个电阻就可以调节Vref，而vout=v+vref，可能别的都是这样的，只是我不知道，谢谢您，那这里调节vout的意义是什么，这里输出的本身就是电压信号，加上了一个vref会不会破坏原来的关系？？不明白
第二个问题我明白了
可是算不出来啊1/2piRC = 1/(2*3.14*100*103*1*10-6) = 10/(2*pi) = 1.5
5 和 1.5差的很少，其实我想知道，这次我的共识用对了吧
被你追问怕了——怪不得你能当上“研究”生
1、这个1K电阻是用于调节Vref的，是TDA1543的外接元件，我想是设计者这样做是可令TDA1543有最大的应用灵活性，前面也讲了，可通过他的外接电阻来调节Vref电压，使用音频输出端的电位合适。这个电阻作用有点类似于LM317的ADJ端的电阻。2、差不多吧。通常的电路设计，当输入阻抗为100K时，耦合电容至少选1U，低端转折频率约5HZ（没核算过）。这是就输入端来说的，但可作为参考。
正由于这里是输出端，应保证后面的放大器在相当大的输入阻抗范围内这个转折频率较低。比如你选用4。7U，那么以“5HZ”为参考，那么后面接的前级放大器输入阻抗（先忽略DAC内部的100K电阻并联作用）最好在20K以上。若你选用100U，那么按“5HZ”的参考点，理论上，前级放大器的输入阻抗可放宽低至1K。
在TENTLABS这东东叫TentLabs VCXO
从英文缩写VCXO看，叫“压控晶体振荡器”，不过须注意买11。2896MHZ的才合这个电路用http://www.tentlabs.com/Products/Components/vcxo.jpg小鬼头老兄，我在香港网页里看到TENT CLOCK与你图中不同呀，如何选择？
IC3实际是什麽编号，频率是多少。我总结一下我理解的，大家看对不对啊
首先tda1543的输出就是8 或者6脚 输出的是电流信号他通过1.5k和3.3nf的并联转换成电压信号
然后他通过100uf输出，真正进行电压输出的是100uf,100k是为了对100uf提供一个。。。（不知道怎么说）
100uf的容量可以根据需要进行选择，因为它跟100k以及输出阻抗形成了一个滤波，可以根据自己的需要进行调节（这里不知道说的对不对）
两个问题
1。vref的1k是干什么的？？
2。前面有人说，100uf不能太小，后面有人说可以用4.7u,这是怎么回事？？
声音的东西要试过才知道。100U的SOLEN电容我买不起呀
如果我是你，会先用4。U的，把其它的投资放到前几天我贴过网址、据说在香港有分销的TENT CLOCK上，估计这样收效更大。聪明！我个人赞同你的看法——可以在4。7U至100U之间选择。
至于那个阻值，我要看看原作者的说明（好象就是你说的）。不过，楠亮平第一台DAC的选择也很值得参考：用680欧姆（4块TDA1543），VREF脚的电阻为300欧姆，VREF电压测得为2V，IC的电源电压为8V。
小鬼头老兄，以下有几个问题想请教：
C5/C8是否可在4.7uF-100uF间任意选择，并联多个TDA1543时，R1/R4是否用1.5K/n计算(n=IC个数)。100uF如果用SOLEN薄膜电容，声音会好吗？我要好好回炉修炼修炼了
把大家的知识消化消化，再来问问大家 ：）非常感谢小鬼头和visualwang
我问的问题都这么简单，大家也这么耐心，真实太感谢了
有不明白的我再问，呵呵
介意？？？哈哈，大哥，我不会这么小气阿
嘿嘿，我市在虚心请教，别说你开玩笑了，就算真的说我，我也不会介意的，真的 ：）建议版主们整理这篇FAQ方进精华， 让我等菜鸟参考。
这个讨论好啊 长知识。这几天没多少时间上网。不能祥细看。
刚才是开个玩笑，董杰你请不要介意。
如果你觉得语句里有什么问题的话，我愿意道歉。你说得对。
就第5点，考虑到一个成品，他必须有一个完成度的问题。如果这个解码器只能接这个前级（合并功放），不能接那个，那就很不好。即使是业余DIY，我个人认为也应该向高标准（高的完成度）靠拢为好。哪是哪呀？
“应该c越小，高频信号越容易通过阿”？——哎呀，你丢下电子知识没几年，总比我短吧？怎么能这样说呢——理论上，同一频率下，电容越大，容抗越小，越容易通过才对。看来你要回炉了，哈哈——跟你开个玩笑，请别介意！不过，现实世界中，容量越大的电容，不仅体积大，而且在高频端表现较差，所以。。。
说回这个输出隔直电容，他与后级的输入阻抗（就当作是纯电阻）构成了高通滤波器（你再细想一下是不是），就有个低频端响应的问题，所以才需要容量较大。
至于SPDIF，那里传输的重点是高频信号，模糊记得大约是2。8MHZ。没忘记数字电路吧？CS8412里面就有。数字电路的特点就是过了约1/2电压，他就会输出高电平，前端传送的信号丢失了一些低频分量，电路本身是可以恢复——这里也只是就事论事。
2004-3-24 10:38:24 小鬼头 Edited
隔离直流一个电容足够了
1 隔离直流一个电容足够了；2 100K电阻是到地的，可以认为是负载；
3 不管你看到的什么形式，3db截至频率就是电容的阻抗在该频率下等于电阻的阻抗，公式1/(2PI*R*C)；
4 1.5K和3300p是I/V转换的负载，DAC输出的电流经过这个并联电路转换成电压输出，截至频率应该在30K附近。如果玩多片1543并联，则电阻要减小，电容要增大；
5 100U和100K是输出电路，就是把刚才I/V后的电压输出，如果前级或功放有输入电容，则可以不用100U，100K是输出负载，可以降低噪音，降低振荡的可能性。
那这句话是什么意思
您刚才说：要隔直，那就要考虑低频点的问题。10nF太小了（除非后面的输入阻抗高达1M），这两个之间有什么必然关系吗？？
应该c越小，高频信号越容易通过阿
那个spdif输入端就采用了10nf隔值，所以我才有此疑问
真的太感谢了，抽了这么多时间
应该不是这样
因为要隔直，所以要装100U（或4。7U）。因为装了这个100U（4。7U），考虑到电容充放电会带来一些冲击，所以要再加了个100K。就这么回事，我认为再没有别的了。我没QQ，我在原地方复你短消息了。
页:
[1]
2