:lol 看来大家的问题都得到了一定程度的解决，包括我的~~~~~
PCM模式下通过做 8XDF + ΔΣ调制器（16X,8X,4X）
但是WDCK下，ΔΣ调制器仍然工作的话，就是外部DF（4X , 8X） +ΔΣ调制器（16X,8X,4 ...
解决了就好:handshake
其实我提醒laurel是受了你帖子的启发，不过是帖子里一个翻译不够恰当的地方:lol
假如外部滤波器是8倍，那么ΔΣ滤波器也为8倍，则超采样速度有效值为64X
16倍WDCK超采样级别在超过100KHZ的情况下无效，因为当选择16倍时候，系统时钟频率必须超过256FS
（原话）
其实你翻译的不错，只是“因为”二字是你根据自己的理解加上去的。原文本来讲的是ΔΣ调制器工作在16x下的两个限制：一个是fs不能大于100KHz，另一个是系统时钟频率必须超过256FS。你一加上“因为”这意思就满拧了：“系统时钟频率超过256FS”成了“fs不能大于100KHz”的原因，而且“无效”这个用词似乎暗示系统时钟频率超过256FS也成了“无效”的工作状态。
去掉这个“因为”，是不是我们就找到了困扰laurel的问题的突破口？:) :lol另外提2个问题
可以帮忙测试下8420(MODE6）或840X这几个发射芯片的各类性能么？抖动什么的~
另外就是你的CPLD起什么作用？仅仅是对齐边沿么？
因为在我看来，8421做SRC而不是ASRC的话，8420也可以完成~ 抱歉手头没有CS8420。CS8406以前用过，一次是在一块12层的PCB上，另一次是6层的，感觉它的输出jitter与时钟的jitter有很大关系（废话）。别的就不知道了:5fsfsf
我的CPLD起什么作用？不会吧，这贴都回到102楼了还不知道CPLD起什么作用？
四个作用，都是鸡毛蒜皮的小事，但用逻辑电路搭起来还挺麻烦：
1。分频器，用于生成CS8421被动升频 slave mode 用的BCLK和LRCK。
2。6dB衰减，就是右移一位并作符号扩展。
3。找到输入信号中的bit18并把它抹掉。
4。CS8421主动升频 master mode 时信号驱动的方向会反过来，需要简单的逻辑处理一下。
CS8420可以完成8421的功能。我用8421主要是因为它的滤波器性能更好些，在硬件模式下时钟比较好处理。 原帖由 simmconn 于 2009-8-24 14:39 发表 http://bbs.hifidiy.net/images/common/back.gif
抱歉手头没有CS8420。CS8406以前用过，一次是在一块12层的PCB上，另一次是6层的，感觉它的输出jitter与时钟的jitter有很大关系（废话）。别的就不知道了
我的CPLD起什么作用？不会吧，这贴都回到102楼了还不知道CPLD起什么作用？
四个作用，都是鸡毛蒜皮的小事，但用逻辑电路搭起来还挺麻烦：
1。分频器，用于生成CS8421被动升频 slave mode 用的BCLK和LRCK。
2。6dB衰减，就是右移一位并作符号扩展。
3。找到输入信号中的bit18并把它抹掉。
4。CS8421主动升频 master mode 时信号驱动的方向会反过来，需要简单的逻辑处理一下。
CS8420可以完成8421的功能。我用8421主要是因为它的滤波器性能更好些，在硬件模式下时钟比较好处理。
是这样的，因为我MS还是有些疑问，从你前面的帖子中说得比较分散，我对CPLD是不懂的，所以觉得还是问一下的好。
:lol
到我也做一个这样的。 原帖由 simmconn 于 2009-8-24 05:12 发表 http://bbs.hifidiy.net/images/common/back.gif
首先FIR滤波器的累加器要比输出位数至少多一位，滤波器之后还要对溢出情况进行判断并进行饱和处理，如果任其翻转到负边去可不得了。
很可能，如果这个不是模拟部分造成的，PCM1794在内部逻辑里对符号位进行了些处理。 原帖由 simmconn 于 2009-8-24 05:30 发表 http://bbs.hifidiy.net/images/common/back.gif
解决了就好:handshake
其实我提醒laurel是受了你帖子的启发，不过是帖子里一个翻译不够恰当的地方:lol
其实你翻译的不错，只是“因为”二字是你根据自己的理解加上去的。原文本来讲的是ΔΣ调制 ...
有了讨论才有收获啊.
最早在设计的时候我也认为PCM1794可以在48KHZ输入下跑到16X内插，结果跑了下无声也没去研究了认为可能和其他D/A是相同原因导致。
因为现在受系统原因的限制，高频率的SCK的JITTER可能会增大。SCK=24.576是极限，否则可以再往高了试。
PCM1792/PCM1794看来有点好玩的地方，不过低倍数的delta-sigma调制器会不会带来些指标下降。
惨了，把狼招来了
收到TI一封email说现在无法回答我提出的问题，要我去TI的用户支持论坛逛逛找答案。此前又收到一封TI销售人员的email，提到我历史上要样品的记录，说要到公司找我谈谈:5fsfsf N年前打电话找TI要样片，TI说这个型号不给，之后TI又打电话过来说要对他上次的服务进行评价打分。。。 顶楼主的技术功底。
AD1955不清楚，但CS4398也可以连升带插做到相当于32X，PCM179x就不用说了，试验过AK4395也可以。
插来插去无非是使得后面的LPF简单些，但因为量化噪音问题，LPF还是不能省。
CS8420和AD1896都做不到128FS输出，CS8421控制不灵活，所以，如果想狂升接近200K，目前只有SRC4192(3)感觉做合适。
有时间把8X、16X和32X波形测量波形贴上来。 向楼主请教一个问题，抛开不相同的功能，只看插值，升频IC和数字滤波IC插值算法是否相同？ 原帖由 定音鼓 于 2009-9-2 00:10 发表 http://bbs.hifidiy.net/images/common/back.gif
向楼主请教一个问题，抛开不相同的功能，只看插值，升频IC和数字滤波IC插值算法是否相同？
目的一样，原理有待推敲，估计是不同的~~~~~~~
另，听某厂工程师-贺建华 说，179X系列都是一样的片子，只是因为内部根据指标分级，调整为硬件模式，软件模式，电压输出，电流输出，
其根本是以1792为原型的片子衍生出来的残次品。是否如此？ 原帖由 卡西利亚斯 于 2009-9-2 00:36 发表 http://bbs.hifidiy.net/images/common/back.gif
目的一样，原理有待推敲，估计是不同的~~~~~~~
另，听某厂工程师-贺建华 说，179X系列都是一样的片子，只是因为内部根据指标分级，调整为硬件模式，软件模式，电压输出，电流输出，
其根本是以1792 ...
这个我不清楚，你可以去TI的用户论坛问问，估计会被删帖的:lol
另外，上次讨论的关于PCM1794内部的处理机制问题，TI方面已有部分答复。请关注
http://e2e.ti.com/forums/p/9342/36091.aspx#36091 原帖由 定音鼓 于 2009-9-1 23:56 发表 http://bbs.hifidiy.net/images/common/back.gif
顶楼主的技术功底。
AD1955不清楚，但CS4398也可以连升带插做到相当于32X，PCM179x就不用说了，试验过AK4395也可以。
插来插去无非是使得后面的LPF简单些，但因为量化噪音问题，LPF还是不能省。
CS8420和AD1 ...
在升频方面Benchmark DAC1的做法值得借鉴。他们把输入用ASRC一律转换到110KHz，原因是此时DAC芯片的ΔΣ调制器工作在最高频率，LPF最好做，同时失真和信噪比有没有明显劣化。 原帖由 定音鼓 于 2009-9-2 00:10 发表 http://bbs.hifidiy.net/images/common/back.gif
向楼主请教一个问题，抛开不相同的功能，只看插值，升频IC和数字滤波IC插值算法是否相同？
请教不敢当。我觉得除了基本结构上都是FIR滤波器之外，两者的区别还是很大的，一个是固定的系数表，一个是动态的系数表。AD1896 datasheet上的工作原理说明可以说是深入浅出了，可我还是没能完全看懂，惭愧啊:L 原帖由 卡西利亚斯 于 2009-9-2 00:36 发表 http://bbs.hifidiy.net/images/common/back.gif
目的一样，原理有待推敲，估计是不同的~~~~~~~
另，听某厂工程师-贺建华 说，179X系列都是一样的片子，只是因为内部根据指标分级，调整为硬件模式，软件模式，电压输出，电流输出，
其根本是以1792 ...
不可能吧，毕竟要封装后测试才知道好坏，次品也无可能重新定义管脚，难道里面有可编程逻辑来做修整？ 原帖由 simmconn 于 2009-9-2 02:44 发表 http://bbs.hifidiy.net/images/common/back.gif
在升频方面Benchmark DAC1的做法值得借鉴。他们把输入用ASRC一律转换到110KHz，原因是此时DAC芯片的ΔΣ调制器工作在最高频率，LPF最好做，同时失真和信噪比有没有明显劣化。
嗯嗯，这个要看实际情况了，是解码器？CDPRO还是类似论坛的CD播放机，如何频率选择都有所不同。
还有一个没有搞清楚，SRC芯片都带BYPASS功能，而且datasheet也说当是非音频的数据可以采用bypass，理解意思是数据信号无非被PLL但没有做相应加减（升和降），但试验结果是即使bypass后，当使用HDCD信号时候，HDCD编码还是被破坏了，无法正确解码。或许哪里错了，这个结论还有待进一步实验。 原帖由 simmconn 于 2009-9-2 02:50 发表 http://bbs.hifidiy.net/images/common/back.gif
请教不敢当。我觉得除了基本结构上都是FIR滤波器之外，两者的区别还是很大的，一个是固定的系数表，一个是动态的系数表。AD1896 datasheet上的工作原理说明可以说是深入浅出了，可我还是没能完全看懂，惭愧啊:L
也是啊，都用到FIR算法，但数字滤波器的也用到IIR算法，SRC却没有用到，为什么？因为没有对数字滤波器做研究，所以可能说外行话了。 原帖由 定音鼓 于 2009-9-3 02:37 发表 http://bbs.hifidiy.net/images/common/back.gif
不可能吧，毕竟要封装后测试才知道好坏，次品也无可能重新定义管脚，难道里面有可编程逻辑来做修整？
这个用e-fuse不难做，也不贵，原理就像以前的PAL芯片一样。 原帖由 定音鼓 于 2009-9-3 02:46 发表 http://bbs.hifidiy.net/images/common/back.gif
嗯嗯，这个要看实际情况了，是解码器？CDPRO还是类似论坛的CD播放机，如何频率选择都有所不同。
还有一个没有搞清楚，SRC芯片都带BYPASS功能，而且datasheet也说当是非音频的数据可以采用bypass，理解意思是 ...
使用bypass的时候输入和输出时钟必须严格同步，简单的说就是必须来自同一个时钟源，两个同频但不相关的时钟源是不行的。 ASRC到210KHZ可以做到然后呢？ 然后做到外部4X，再做内部8X
估计也要用到WM8805+SRC4192+DF1706+PCM1794~~~~~~~最高规格就是这个了