CD机核心晶振JITTER性能改进之途

小鬼头

CD机核心之一的晶振，其JITTER性能改进之途

好久没有纸上谈兵了。。。。

CD机/解码器中，时钟信号可比作是血脉。而JITTER能影响声音的好坏已成为共识，虽然影响机理无人能晓。

近一段时间以来，通过中国音响DIY坛上网友们的实践，一再证实了晶振的重要性。普遍反映更换CD机/解码器的晶振后，收到了甚佳的效果，通常要比更换其它任一元件比如运放、电容、二极管收效大。

兴之所至，我小鬼头近期翻看了N本书籍、阅过N份中英文资料、琢磨过N种线路、参考过N篇原理分析文章。。。。呵呵，以终于抓了点皮毛。现将所得供网友们参考。因本人是门外汉，现仅从业余DIY者的角度来谈，细节上没有深入探讨，不当之处请指教。

一、晶体振荡器的基本机理
   凡振荡器，都可视作一个全频带的正反馈放大器再加上一个滤波器。就晶振来说，晶体在这里担当选频的任务，从输出中选出所需的信号返回到放大器的输入端，维持振荡。
     JITTER是指时钟的跳动，另一种表述是相位噪声。而任何噪声，都是来自原来放大器/线路的原始噪声以及AM、FM调制后的产物。

    一个放大器，要维持振荡，正向放大系数须大于1。开始时，一接通电源后，由于放大器存在噪声，在正反馈的作用下，放大器噪声被放大再返回再放大，循环之下，输出电平逐渐上升，直至电路中不能再提供能量维持电平的增长，此一瞬间，由于线路中存在损耗，电平出现下降之势，这种下降之势再被电路循环放大，从而产生了电平的下降。如此电平升高、下降，持续反复后形成了振荡。

二、晶体振荡器的要点分析
   1、石英晶体的Q值
    公式表明，带负载后石英晶体的Q值直接关乎相位噪声。忘了相位噪声的计算公式中，是与带负载后的Q值成反比，还是与带负载后的Q值平方成反正。手头有资料显示，普通石英晶体的空载Q值为10万至20万（还是200万），高精度石英晶体的空载Q值为300万。或许我们可以这样理解，Q值越高，滤波能力越强，对无用的噪声抑制越好，相位噪声就越小，换言之JITTER就越小。

    2、石英晶体的工作模式
    石英晶体分为专用于串联谐振和专用于并联谐振两种，市面上常见的是并联谐振。那些CPU常使用的是一个非门组成的晶振电路中，晶体处于并联谐振状态。而这种电路被大量使用，因此我猜测这恰恰是市面上难见到串联谐振用晶体的原因。。。。而由一个非门组成的晶振电路几乎是所有线路中性能最差的一种（见下述）。。。呵呵

    石英晶体可等效为一只电感和两只电容的串并联，故存在两种谐振频率，一个是并联谐振频率Fp，另一个是串联谐振频率Fs。并联谐振用的晶体，两者频率相差很小，数M的晶体频差只有1K左右，FP经FS高。。。。串联谐振用晶体的情况就不知道了。。。。

    若果选用石英晶体出错，例如，并联用的晶体被用作串联，Q值会大大下降。。。。这是我目前的猜测和所信（原因是缺乏资料，5555）。。。若不是，厂家就不会向订制者提供这两种选择。有人称，并联模式的晶体也可工作在要求串联模式晶体的电路中。。。两者频率相差不大，但效果恐怕要大打折扣。

   3、加在晶体上的功率和晶体的避震
    晶体的工作机理，也是利用晶体的机械谐振和类似于压电效应的效应。这种情形，就类似于弹簧的拉伸振动。这里存在一个工作区域问题。粗看了手头上的资料知道，加上晶体的功率不能大于2mW，否则会引起机械形变，影响使用效果。。。怎么计算这个功率还不知道。。。。但起码的一点，就是不能令加在晶体两端的振荡电平过高。。。可能取得低一些比较稳。。。。我前面说的一个非门组成的晶振电路，性能不佳，这里应该算作一个重要原因。
   既然晶体是利用机械谐振和“压电效应”，那么外界施加在其上的机械振动，都会最终形成电信号。。。在电路上产生相应的噪声，因此需要尽量避免。

    4、电平幅度稳定问题
    熟悉低频振荡器的朋友都知道，低频振荡器的性能很重要的是取决于能不能将输出的幅度较好的稳定下来。手头有些例子，同样的线路，配上做得好的稳幅电路，得到的波形失真为万分之一，做得差点的，失真在千分之三，相差一个数量级。
   再回头看一看一个非门组成的晶振电路。这种电路并没有稳幅措施，是最粗糙的，即要利用电源本身的限制特性来稳幅，效果可想而知。
   我前面帖子曾说过的国内电子技术手册有两个成品晶振线路，性能甚佳，两者的共同点均是设有分立件的AGC线路，即自动增益控制线路，起到控制输出幅度的作用。。。而加上AGC电路后是一个闭环系统，比起利用放大器的自身裸特性，对幅度稳定的控制力要强。。。但这里应该涉及到环路滤波器的设计取值问题，就象CS8412的PLL滤波器一样，能影响听感，里面很有些学问，。。。我小鬼头也不懂，呵呵

   5、放大器的线性、噪声问题
   振荡器中的放大器，不可能是完全线性的，而非线性，则代表着“调制”。信号经过任何一个非线性的放大器，都会产生波形的畸变，换言之，在频谱上产生了新的信号。。。这也意味着——噪声。
   既然放大器实际上是“调制器”，那么放大器本身的噪声应该低。否则调制之后，工作频率附近会出现这些噪声的“痕

DANIELYANG

这个有玩头

饿狼

sdjohnly

jonner

吻子

学习在说.....

小鬼头

以下是引用西风瘦马在2005-4-9 17:05:00的发言：

鬼板能不能翻译下这段文章[em02]

Jitter suppression  and  PLL  design

没本事翻译。。。。顶帖已花了我两个小时来写和码字。。。。这E文的就更长。。。

里面主要是讲他们公司/厂怎么去设计PLL锁相环路的闭环控制传输特性的。。。太过理论化，看不下去[em12]

Juliet

晶震用的电源和普通的有啥不同呢？

感冒者

[em06][em05]

z-boy

HQ

   再慢慢看   [em09][em11]

西风瘦马

鬼板能不能翻译下这段文章[em02]

Jitter suppression and PLL design


In high-end audio DAC design, `jitter' is known to have a negative influence on the perceived sound quality. Clearly, when restoring an analog signal from a sequence of samples, the accuracy of the timepoints at which the samples are converted is as important as the accuracy in the amplitude domain. In the next three sections we will explain 1) what `jitter' is and where it originates from, 2) how to tackle the problem by an extra PLL (Phase Locked Loop) and what its filter characteristics should be, and 3) how this is implemented as actual circuit.


What is jitter; where does it come from

It is reported that timing errors in the order of 100 ps are perceptible [Watk94]. Some others claim jitter to be audible down to the few picosecond range, also depending upon the spectral content of the jitter.

Now CD players (transports) output their digital data from a buffer, clocked by a crystal oscillator. This data buffer is kept (partially) filled by a feedback-loop controlling the CD spindle speed. Since well-designed crystal oscillators are able to generate highly stable clocks, the digital data could be sent out with a low level of jitter. Any built-in DA converter would use the same crystal-controlled clock, and hence inside the transport good jitter suppression should be feasible.

However when going to external DACs, we have an additional problem. The connection from the CD player to the external DAC is done with a single coaxial wire, carrying a coded serial bitstream according to the S/PDIF standard. In the DAC, this signal is processed by some receiver chip, which has as main task to regenerate a clock signal from the data stream, and use this same clock to latch the incoming bitstream. This is the first point where the `jitter' is created: in the clock generation circuitry of the S/PDIF receiver chip. There is a combination of several factors, which in combination are responsible for the jitter generation at this stage:

The S/PDIF input bitstream arrives at a reasonable high rate of about 2.8 Mbit/sec. Due to the limited bandwith (parasitic capacitance) of the interconnect (plugs and cables), the signal arrives with a degraded slope. This gives uncertainty in the exact determination of the clock edge timepoint. This is also a reason why different cables can sound differently.
The S/PDIF signal is coded to become DC-free. As result it can be (and is) AC-coupled through small isolation transformers and input capacitors. However the lower frequency components can cause variations in the moments where the (limited slope) input signal voltage crosses the reference potential, and thus time shifts in the (amplified) edge. These time shifts would depend upon the actual (sequence of) bit values.
The clock is regenerated in the receiver chip with a PLL circuit. However the on-chip oscillator timing is capacitor-based and not crystal-based. As result it generates significant jitter of its own.
The dynamic characteristics of the receiver PLL are to ensure an error-free clocking of the actual bit values. The dynamic properties of the PLL filter are normally configured with an external resistor and capacitor. These are to be given prescribed values of cheap and small components, causing the PLL to regulate (allow changes in its clock frequency) in the audio range. This seems a bad choice.
The applied external RC PLL filter seems just configured for its dynamic properties, according to standard textbook PLL design. When jitter is of concern however, better low-pass filters can sometimes be used.
The above points 3 to 5 in principal depend upon the actual receiver chip selected. However both the Yamaha YM3623B and the Crystal CS8412 considered by us, are comparable in this respect. Their simple and cheap clock recovery can be motivated by the reasoning that the purpose of the PLL is to clock-in the correct values of the bitstream. To accomplish this, a jitter of half a bit width (170nsec) would be still acceptable. For high-end audio

小钳子

DANIELYANG

呵呵

wongkm33

[quote]以下是引用西风瘦马在2005-4-9 17:05:00的发言：

鬼板能不能翻译下这段文章[em02]

Jitter<I></I> suppression<I></I> and<I></I> PLL<I></I> design

Jitter抑制和PLL 设计
在高级音响DAC 设计中, `Jitter '已知 对品质优良的机器会有消极的影响。 清楚地, 当恢复一个模拟信号从样品序列, 样品被转换timepoints 的准确性是一样重要象准确性在高度领域。 在下三个部分我们将解释1) 什么` 焦虑' 是并且它起源于的地方, 2) 怎么应付问题由额外PLL (锁相环路) 并且什么它的过滤器特征应该是, 并且3) 怎么这被实施作为实际电路。
什么是焦虑; 那里它来自
据报导, 计时的错误按100 ps 的顺序是可认识的[ Watk94 ] 。 一些其他声称焦虑是可听见的下来对少数个微微秒范围, 并且取决于焦虑的鬼内容。
现在光盘播放机(运输) 从缓冲输出他们的数字资料, 由一台晶体控制振荡器计时。 这个数据缓冲区被保持(部份地) 由反馈圈填装控制光盘纺锤速度。 因为充分设计好的晶体控制振荡器能引起高度稳定的时钟, 数字资料能被派出以焦虑的一个低水平。 任一台固定DA 交换器会使用同样crystal-controlled 时钟, 并且因此在运输好焦虑里面镇压应该是可行的。
但是当去外在DACs, 我们有一个另外的问题。 连接从光盘播放机与外部DAC 完成与一根唯一同轴导线, 运载一被编码的连续bitstream 根据S/PDIF 标准。 在DAC, 这个信号由某一接收器芯片处理, 哪些有如同主要任务再生一个时钟信号从数据流, 并且使用这个同样时钟锁上接踵而来的bitstream 。 这是` 焦虑' 被创造的第一点: 在S/ 的时钟世代电路PDIF 接收器芯片。 有几个因素的组合, 哪些在组合在这个状况下负责对焦虑世代:
S/PDIF 输入bitstream 到达以大约2.8 Mbit/ 的一趾侠淼母咚俾拭搿?由于有限的bandwith (寄生电容) 互联(插座和缆绳), 信号到达以一个被贬低的倾斜。 这给不确定性在时钟边缘timepoint 的确切的决心。 这并且是原因为什么不同的缆绳可能不同地听起来。
S/PDIF 信号被编码变得无DC 。 结果它能(和是) AC 被结合通过小隔离变压器和输入电容器。 但是更低的频率组分可能导致变异在的片刻内(有限的倾斜) 输入信号电压横渡参考潜力, 并且因而计时转移在(被放大的) 边缘中。 这些时间转移会取决于实际(序列) 位值。
时钟再生在接收器芯片以PLL 电路。 但是在芯片摆动器时间电容器根据和不水晶根据。 结果它引起重大紧张它自己。
接收器的动态特征PLL 将保证一没错误计时实际位值。 PLL 过滤器的动态属性通常被配置与一台外在电阻器和电容器。 这些将被给便宜和小组分的被规定的价值, 造成PLL 调控(允许变化在它的钟频上) 在音像范围。 这似乎一个坏选择。
应用的外部RC PLL 过滤器似乎配置为它的动态属性, 根据标准课本PLL 设计。 当焦虑是重要的事物然而, 更好的低通过滤器可能有时被使用。
上述点3 到5 在校长取决于实际接收器芯片被选择。 但是Yamaha YM3623B 和水晶CS8412 由我们考虑, 是可比较的对此。 他们简单和便宜的时钟补救可能由推理刺激, PLL 的目的是对时钟在bitstream 的正确价值。 完成这, 一半的焦虑位宽度(170nsec) 会是可接受的。 为高端音像应用他们也许正当地盼望另外电路使其它更加稳定的时钟驾驶DAC 芯片。
当恢复的信号由数字式过滤器进一步处理, 更多焦虑被介绍。 逻辑门的延迟时期(在通常半新CMOS 技术) 强烈取决于他们的电源电压。 这意味着, 短暂地浸洗在电源电压依照由内部开关活动起因计时的变异造成。 此外噪声在外在力量供应管理者是焦虑的起因。 结果, 焦虑引起在数字式过滤器电路象发起于输入接收器的焦虑可能容易地是同样数量级。
焦虑撤除与额外PLL
在我们的DAC 设计, 一条额外PLL 电路被使用引起一个稳定的低焦虑时钟为产品电路。 在这个部分我们将给一些背景怎么PLL 运作, 并且什么设计限制将导致低焦虑时钟。锁相环路电路的一张一般图被显示如下:
<img src="attachments/dvbbs/2005-4/200543015039950.gif" border="0" onload="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=\'Click here to open new window\nCTRL+Mouse wheel to zoom in/out\';}" onmouseover="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.style.cursor=\'hand\'; this.alt=\'Click here to open new window\nCTRL+Mouse wheel to zoom in/out\';}" onclick="if(!this.resized) {return true;} else {window.open(\'attachments/dvbbs/2005-4/200543015039950.gif\');}" onmousewheel="return imgzoom(this);" alt="" />
标准PLL 电路
``
频率分切器' 被使用为应用(作为我们的DAC) 产品频率必须高级比输入频率的地方。 在正常运行PLL 应该是` 在锁里', 哪些意味(分开的) 输出的频率与输入频率是相同的, 并且反馈环路控制阶段变异在这两个信号之间。 在输入信号影响阶段变异上方式阶段变化在产品最容易地被获得在频率领域, 哪些是还适当分析反馈环路的稳定。
为对PLL 的频率领域分析, 它可能被处理作为任一个反馈系统:

  <img src="attachments/dvbbs/2005-4/2005430151023752.gif" border="0" onload="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=\'Click here to open new window\nCTRL+Mouse wheel to zoom in/out\';}" onmouseover="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.style.cursor=\'hand\'; this.alt=\'Click here to open new window\nCTRL+Mouse wheel to zoom in/out\';}" onclick="if(!this.resized) {return true;} else {window.open(\'attachments/dvbbs/2005-4/2005430151023752.gif\');}" onmousewheel="return imgzoom(this);" alt="" />
反馈系统

这样反馈系统的整体调动特征是: H(s) = A(s)/ (1 + A(s) 。B(s)) 。 ` 开环获取' 被定义作为OG(s) = A(s) 。B(s) 。
为PLL, 阶段探测器功能作为反馈系统的最初的加法器。 它为获取Kp 描绘在单位[ V/随机存取磁盘]: 它有静止, 线性调动在有限的阶段边际范围以内。 为啪嗒啪嗒的响声根据我们使用的探测器, 阶段边际是2 个充分的期间, 或4? 辐形。
为过滤器我们以后将使用a 是被定义的典型LPF(s) 。
电压控制振荡器表现根据阶段作为积分器, 并且有调动特征VCO(s) = Ko/s

AKMY5

有好的再上来让我们学习!
免得沉下去找不到了!

AKMY5

顺便上个图给大家看看,也许就是所说的高Q的振子吧!最近找到的!
一般的两脚振子能到50PPM的还真不多见!好多四脚的差的也才100PPM啊!
<img src="attachments/dvbbs/2005-4/20054290412407.jpg" border="0" onload="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=\'Click here to open new window\nCTRL+Mouse wheel to zoom in/out\';}" onmouseover="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.style.cursor=\'hand\'; this.alt=\'Click here to open new window\nCTRL+Mouse wheel to zoom in/out\';}" onclick="if(!this.resized) {return true;} else {window.open(\'attachments/dvbbs/2005-4/20054290412407.jpg\');}" onmousewheel="return imgzoom(this);" alt="" />

gu1978

好贴，学到不少知识。谢谢鬼版/

卡西利亚斯

老尸被翻出来了....................kao~

mzsrz

真正的知识帖，要顶！