18

主题

1

好友

632

积分

职业侠客 当前离线

Rank: 5Rank: 5

UID
1491
帖子
531
精华
0
经验
632 点
金钱
268 ¥
注册时间
2004-9-7

社区贡献

发表于 2013-8-12 00:31 | 显示全部楼层
以CS4398为例,手册上说输出阻抗为118Ω,最小负载阻抗为1KΩ,但推荐的电路里面给CS4398的负载也就是1KΩ左右。其他解码芯片也类似。而且电流型输出的芯片的模拟电路官图也类似,例如PCM1794,就算是给I/V运放施加的负荷,也达1KΩ或更低。
这与我们常用运放的带负荷情况不太一样,我的理解是:多数运放带1KΩ负荷有点吃力,似乎10KΩ左右较好,而且不影响信噪比。
不知道各个芯片的官图模拟电路里面的电阻取值都这么小用意何在?

72

主题

2

好友

4886

积分

罗宾汉 当前离线

小撸则已。。。大撸伤己。。。

Rank: 7Rank: 7Rank: 7

UID
499605
帖子
5240
精华
0
经验
4886 点
金钱
4174 ¥
注册时间
2012-5-27
发表于 2013-8-12 01:07 | 显示全部楼层
既然是接在运放后的负载电阻,你直接看运放的输出阻抗这个参数不就行了,与DAC有什么关系。比如NE5534,在一定条件下,它的输出阻抗可以很小。。。

127

主题

0

好友

1万

积分
     

版主 当前离线

脑放进行时

Rank: 7Rank: 7Rank: 7

UID
3986
帖子
18146
精华
2
经验
17478 点
金钱
15213 ¥
注册时间
2005-4-20

社区贡献 优秀设计 论坛版主

发表于 2013-8-12 01:49 | 显示全部楼层
电压输出型DAC负载太重失真加大,你没见很多DAC电压输出先加一级运放跟随器缓冲,就是为了减小失真。

36

主题

2

好友

3090

积分

罗宾汉 当前离线

Rank: 7Rank: 7Rank: 7

UID
27774
帖子
3064
精华
0
经验
3090 点
金钱
3036 ¥
注册时间
2007-9-27
发表于 2013-8-12 02:56 | 显示全部楼层
用小电阻是跑分需要,大电阻影响信噪比;至于失真,论坛的视频都说了,不是那么重要……

2

主题

0

好友

129

积分

论坛游民 当前离线

Rank: 3Rank: 3

UID
607271
帖子
127
精华
0
经验
129 点
金钱
125 ¥
注册时间
2013-8-1
发表于 2013-8-12 07:33 | 显示全部楼层
阻抗匹配,为了那个最佳点。负载重了,输出信号会失真,或者说建立不起来。负载轻了,吸收不了信号的功率,便影响了紧接着的信号的建立,这里可以理解为反射。这些,按照官方文档的推荐电路设计即可避免。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Powered by Discuz! X3.4

© 2001-2012 Comsenz Inc.

返回顶部