关于解码的几个疑问，SRC、PLL、时钟精度、jitter

kingcole · 发表于 2013-3-19 21:03

本帖最后由 kingcole 于 2013-3-19 21:07 编辑

在民用音源中，如果音源的时钟质量不够好（相对于专业机），那么使用带有SRC功能、本地时钟质量好的解码器时是否更容易得到好的声音？SRC还分为ASRC和SSRC，最常见的是异步ASRC（多数情况下是升频），使用成品的ASRC IC就能完成；而SSRC貌似很少见，据说这个同步采样率转是准完美SRC，但设计有点难度，不知有那位大侠搞过SSRC？

很多民用解码所用的DIR其实也带有第一阶PLL（AK4115、WM8804/5等），但带有2ndPLL的民用解码器却很少，只有在专业解码中才比较多见。现在问题是PLL只能降低传输的jitter，令时钟无限恢复接近上级音源时钟的本底质量，如果音源的时钟质量够不好，恢复出来的还是一个不好的时钟啊，一些人用一般音源搭配专业解码一起使用时，经常说专业解码声音不够好，是不是因为专业解码器更加暴露了音源的不足，而令到系统听起来声音不好？

能不能这样认为：要同样达到好声，SRC的解码没那么挑音源，而2ndPLL的解码（专业解码）比较挑音源？但SRC也会带来其他不利于音质的问题。。。。

在时钟的选择时，究竟是时钟的精度重要还是jitter重要？看见有些人在做DAC时流行使用到原子钟了，但貌似原子钟的优势是在于长期稳定度啊，音频频领域应用需要的不应该是短期稳定度么？专业音频领域很少见到有用原子钟的，倒是使用压控晶体振荡器VCXO、温度补偿性压控晶体振荡器TC-VCXO或者恒温型压控晶体振荡器OC-VCXO这些比较常见。更疑惑的是，一些为解码器加上外接原子钟的，而解码器本身内部没有完善的PLL电路，这样加时钟有意义吗？虽知时钟一离开本地就要PLL的啊

denfeidenfei · 发表于 2013-3-19 23:22

iis信号应该可以改善很多问题。

kingcole · 发表于 2013-3-19 23:55

I2S传输距离极限就几十cm而已吧，一长jitter很大

mc3362 · 发表于 2013-3-20 20:43

说说小弟的浅见。我觉得业余条件下ASRC好声的机会大些，如AD1896之类。至于SSRC,我的理解是：那些驳接R-2R形式DAC的单独外置的数字滤波器（像DF1704），应该都属于同步的插值升频，因为同样使用的是信号接口的主时钟。
再说说dir和pll，现在的dir性能好像都不错的了，比如9001和WM8805之流，业余条件下还是足够了，2ndPLL搞不好还不如dir自己的性能呢，对吧？记得以前好像有用4046做2ndPLL的，还有用CDCE913等等，估计这些芯片的性能也不一定有现在的dir好。至于dir对时基抖动的作用，我与LZ观点不一致，dir不能改善接口抖动吧，也没这个必要，只要恢复出低抖动的时钟就可以了。并且高性能的DIR恢复出来的本地时钟比“上一级音源时钟”好！LZ看看PLL中环路滤波器的作用就知道了。
时钟的选择，小弟坚决支持低jitter（不过不同架构的DAC对jitter的容忍程度也不同），从来不考虑什么**钟；并且感觉，通常情况下ocxo要比tcxo的相噪性能好。至于好的时钟加在解码器上是不是值得，有没有效果，我不敢下结论，因为DAC架构差别很大，肯定会有加上去有效果的，但是我觉得大多数靠DIR来恢复主时钟的DIY级解码器（如用DIR9001&CS8412做接收）来说，似乎完全没必要！
PS：1、dir我目前只用过DIR9001，最近在看WM8805的PDF，不过板子还没有画完。据我分析，9001内部是模拟PLL，而8805是DDS+DPLL，8805的方案好像是高性能的主流。
2、好像DF的时域响应对听感影响很大，毕竟我们听到的声音不是那个frequency-domain的stopband attenuation就能完全说明问题，更重要的是time-domain的响应。这个在欧胜的顶级DAC芯片WM8741里有提及（pre-ring？），还特意提供了多种DF的特性供应用时选择，还给出了time-domain的冲击响应对比。
SRC本质上说也是一种DF吧？是不是可以和片上（Σ-δDAC）的插值滤波器合二为一呢？还要提供不同的滤波特性供选择？这样才能打造出高档的DAC？可惜小弟目前还没有这个本事呢。

以上胡扯仅供娱乐，望批判吸收！

hwj68 · 发表于 2013-3-20 21:54

不用太在意

danielzdh · 发表于 2013-3-21 08:59

回复 1# kingcole

PLL加VCO其实并不是要恢复到上级音源时钟，而是尽可能的减小jitter提高时钟的相对精度
我们研发的产品在需要低相噪时钟但又要考虑成本的时候就是时候的应用就是高级的pll芯片，几十块的高级PLL芯片加上几块钱的晶振就能达到上百元晶振的效果。具体原理可以参见高级PLL的芯片文档比如NS的LMK系列

swing · 发表于 2013-3-21 11:10

个人愚见：
1、SRC只是采样率转换，要带A才有异步，也就是说ASRC才能用到本地时钟；
2、ASRC一个晶振不太够，两个才靠谱，不过要软控配合；
3、DIR部分是有可能改善音源jitter的，wm8805 datasheet第一页“de-jitter”……蛋是，8805用起来总感觉有那么点不对劲，如果其他条件都配合，它的表现确实很出色。

复4L的8741话题，WM首家提出Controlled time domain response，后来其他家纷纷效仿，但个人接触到的芯片中，还是感觉WM做的最好，听起来非常清爽，只是人们听惯了1955那种混成一片的低音，几乎众口一词说1955堂音丰富8741没力度云云，实在没办法……

http://www.wolfsonmicro.com/docu ... _DAC_whitepaper.pdf

mc3362 · 发表于 2013-3-21 13:41

回复 7# swing
小弟请教LS说的WM8805的不对劲是指什么啊？我最近正好想用这颗DIR呢，不想走弯路。还有“其他条件配合"又是指什么呢？满足了这些”条件“就会很出色？
现在有没有把SRC和DF做在一起还能调节响应的玩意呢？

LeonBernieniv · 发表于 2013-3-21 13:51

回复 7# swing
很多网站都学会采用这样的PDF网页显示方式，相比之下百度卢瑟了，豆丁更是弱暴了。

swing · 发表于 2013-3-21 14:37

回复  swing
   小弟请教LS说的WM8805的不对劲是指什么啊？
还有“其他条件配合"又是指什么呢？满足了这些”条件“就会很出色？
   现在有没有把SRC和DF做在一起还能调节响应的玩意呢？

mc3362 发表于 2013-3-21 13:41

1/2，没碰到就当它没事吧
3，ESS9018，不过传言有些bug

satwang · 发表于 2013-7-10 13:03

dir9001使用的时候不加晶振，wm8805使用时加一个12M的晶振。不知这个晶振会否影响输出的jitter，如果信号源jitter很低，这颗晶振的指标不够好，会劣化信号源吗。

wds0308 · 发表于 2016-9-23 09:59

这篇文章很好！！！

wfllsw0 · 发表于 2016-12-24 21:15

这么好的话题，居然没了下文！

lilin · 发表于 2016-12-25 10:22

提示: 作者被禁止或删除内容自动屏蔽

3680378 · 发表于 2016-12-26 11:31

提示: 作者被禁止或删除内容自动屏蔽

wfllsw0 · 发表于 2016-12-26 12:11

lilin 发表于 2016-12-25 10:22
两张分析图
192K源码
44.1K转码

是不是因为它们不是整倍数关系？

lilin · 发表于 2016-12-26 12:34

提示: 作者被禁止或删除内容自动屏蔽

lilin · 发表于 2016-12-26 12:51

提示: 作者被禁止或删除内容自动屏蔽

wfllsw0 · 发表于 2016-12-26 15:44

lilin 发表于 2016-12-26 12:34
时钟不同，码率不同，抖动系数都不同，最低分辨率不同
码率转换时，再怎么精准的时钟，再怎么低的抖动 ...

大师，能不能说理论上的，比如说加了什么，又少了什么…

lilin · 发表于 2016-12-26 19:51

提示: 作者被禁止或删除内容自动屏蔽

关于解码的几个疑问，SRC、PLL、时钟精度、jitter

社区贡献

论坛贵宾

荣誉会员