AD1896升不到192k

谢岸海

求助，我的AD1896升不到192K，只有96K，DAC时种24.576。波形还不如没有，且BYPASS功能也不行，

谢岸海

输入输出都是用I2S 画上没有改

xmlhifi

AD1896升192K试过绝对没问题，进出口都要设为SLAVE模式才行。
MASTER模式下只能到96K。

zfl1211

AD1896升192K试过绝对没问题，进出口都要设为SLAVE模式才行。
MASTER模式下只能到96K。
xmlhifi 发表于 2012-10-13 17:30

不知进出口都要设为SLAVE模式的意义是什么

xmlhifi

不知进出口都要设为SLAVE模式的意义是什么
zfl1211 发表于 2012-10-13 20:03

    意义就是可以升频到192K，详见手册吧，基础的东西这里不解释了。

zfl1211

回复 5# xmlhifi

其实能把那难看的E文手册看清楚，也算是高手了

定音鼓

意义就是可以升频到192K，详见手册吧，基础的东西这里不解释了。
xmlhifi 发表于 2012-10-13 20:06

呵呵，你难为楼主。其实只看datasheet还是很难搞懂slave mode可以做到192K。
坦率说，当初我也没弄清楚，最高只能做到master mode下的133K升频。bypass也没做到过。
xmlhifi给了建议，所以又去看了下到底怎么做到192K升频

建议如下：
楼主去看AD1896 EVAL-AD1896ED(演示板)的说明，里面有说明怎么用slave mode可以做到192K。

1.SLAVE MODE
2.用外部逻辑把24.576M分频，产生192K的LRCK和BCK.
3.后面DAC是128解码

定音鼓

关于升频，
1.AD1896面世10年，最高只能工作在33.8688M。
2.AD1896次品很多。
3.玩好不容易（BYPASS没调试通，192K升频麻烦）
所以，果断转向CS8421/CS8422。

zfl1211

回复 8# 定音鼓

CS8421对FSI与FSO有一个范围，假如输出设为主模式，频率不是够高的话，使得输入的采样率升不了多少。不知AD1896是不是这样，在资料上还没发现

高高手

关于升频，
1.AD1896面世10年，最高只能工作在33.8688M。
2.AD1896次品很多。
3.玩好不容易（BYPASS没调 ...
定音鼓 发表于 2012-10-13 21:02

    CS8422能把24,192一下的频率的都统一输出16,44.1吗？你能明白我的意思吧？

高高手

特别是硬件模式下。如何设置呢？谢谢

定音鼓

CS8422能把24,192一下的频率的都统一输出16,44.1吗？你能明白我的意思吧？
高高手 发表于 2012-10-13 21:32

    你这个是降频，改变主时钟频率和输出格式即可。

高高手

我想全自动的呢，比如192输入，176.4输入啥的，都输出CD格式。能行吗？怎么设置，要全面接受所有频率，然后只单一输出

谢岸海

昨天快下班了，有些没有说清椘，我把设为slave mode（０００），结果是1896没有波形输出，改为011（#28，27，26）脚才有96K的升频，音频有杂音，还有刚开始晶振我是按图上，晶振不起振，换成有源的才跑起来。我这次同时买了4个IC，（ＰＣＭ２７０４，ＡＫ４１１３，ＡＫ４３９６，ＡＤ１８９５）陶宝买的，ＰＣＭ２７０４我以前用过，现在也有杂音。我怀疑IC是假的。还有一个我不太清椘，AK ４１１３，在FS４４.１时，ＯＣＫ１，ＯＣＫ０应设为１０.但这样有问题，设为００才可以，不知道我的理解有没有错？

谢岸海

AD１８９６，在试ＢＹＰＡＳＳ　时用的是011（#28，27，26）脚，我测ＬＲＣＫ，入为４４.１，输出就高于这个频率了，但也不是９６K

dyh8283221

进来学习。

明9002

回复 14# 谢岸海


    您理解错了，I2S需要外部做好时钟灌给AD1896才行。

谢岸海

回复 17# 明9002


   我是用外部的时钟给1896，换成有源的晶振了。我调试4113，和4396，2704,的时候，我是跳过1896的

谢岸海

回复 7# 定音鼓


    你说的，AD1896，是不是只有DATA ,是从前面DIR   IC 取的，BCK 和LRCK 都是外面来给吗？
演试板的资料我找不到，有的话给个地址，谢谢

xmlhifi

看来楼主思路还是浆糊，简单提示你：
AD1896输入输出都设成SLAVE，输入端通常都是SLAVE，即BCLK、WCLK两个输入端时钟信号从上级信号源器件产生输出给AD1896的输入端。即由DIR9001或者PCM2704给出BCLK、WCLK。
AD1896输出端也要从外部调好所需的时钟灌进去，包括BCLK、WCLK时钟频率要用本地时钟信号发生器（分频器）生成后从AD1896的对应时钟输出脚灌进去，BCLK一般取64倍Fs，WCLK取Fs频率，此时钟同时也送到下级DAC共同使用。然后从DATA输出脚取到升频后的DATA数据，这就是输出端SLAVE模式。另外MCLK要单独提供给AD1896内核使用，注意SLAVE模式下的MCLK频率与输出设定的Fs可以不用特定倍数对应，MCLK用一个27M频率即可支持192K的Fs升频工作。（注Fs为取样频率简写，本案中Fs=192KHz）
AD1896资料去ADI公司官网查询有详细图纸例子。
本人语言表达能力有限，只能提示到这个程度了，另外请理解论坛不是学校课堂，只是技术交流空间。你零基础那几乎就是在听天书，很难有所收获的。
若楼主还不能理解建议去call或者Email给ADI在中国的技术支持。