MOSFET输出级的高频振荡分析

马工

MOSFET输出级的高频振荡分析

      大家在电路调试的时候经常会遇到输出高频振荡的情况，振荡有多个因素造成的，在此，仅讨论输出功率管的振荡，放大器环路产生的振荡不在此列。
    一个有用的理论分析，不但能对发生的现象进行合理的解释，还应该做出一些预言，也就是能对我们的设计和调试提供有价值的指导。
    本文从基本器件特性和电路的拓补结构讲起，对于很多爱好者，看到这样的公式化的和电路模型，可能早就没有兴致。不妨直接跨过去，看看后面的现象解释和设计指引作为焊机参考。


    1.        器件特性
    本话题讨论的是振荡的成因和对策，因此，在此也仅器件的动态特性。
    动态特性主要指各个电容　Ciss、Coss、Crss以及其他引入参数引起的开关时间、频率响应、反向恢复时间、开关功耗等。这里主要考虑这几个电容对稳定性的影响。

    输入电容Ciss、输出电容Coss及反向传输电容Crss存在如下关系：
   Ciss=Cgs+Cgd
    Coss=Cds+Cgd
    Crss=Cgd
    其中，
   Cgs：栅极/源极之间的电容
   Cds：漏极/源极之间的电容
   Cgd：栅极/漏极之间的电容
    下图是一个东芝2SK1530的电容特性曲线：

    2.        电路形式

    3.        简化模型

    4.        振荡分析


    如果我们简化一下，用Rg代表所有栅极电阻阻值（RL较小，公式左边忽略），用Coss代表最小CL极限，则可以获得Rg的最小要求就是：

    这就是电路稳定的最基本关系式。
    注意，输出负载电容选取了Coss这个电路上极限最小值，实际上需要留有更多余量。
    实际计算会相当复杂，因为就像负载电阻这个公式中简单的符号，在实际上都很难确定，它包括茹贝尔网络、传输线、分频器等等很多因素，因此我们那这个公式不是计算到底Rg要取多少值，而是找到我们调试电路的方向。
    比如，要使电路稳定，我们可以朝着增大Rg、减少RL、选取小Coss的器件、增大Ciss、减小传输线负载电容等方向去努力。

    5.        现象解释
    尝试对大家遇到的问题，在理论上进行分析解释。

    5.1 静态电流小时不振荡，将静态电流调大就振荡了；
    从器件的传输特性上可以看出，在小电流的时候Ids变化率小，也就是跨导gm小；当Ids大的阶段，gm大。根据公式，可以看出，在大电流的情况下，增大振荡风险。
    下图是2SK1530的传输特性：


    5.2 静态情况下不振荡，输出功率大时发现有寄生振荡；
    原因1：原理同上面一种情形；
    原因2：大功率时，某一个管子的Vds变小，此时Coss会变大；虽然另外一边的管子由于Vds变大而 Coss变小。但Coss变大的幅度更大些，造成整个负载电容变大，增大振荡风险。
    请参考上面提到的东芝2SK1530的电容特性曲线图。

    5.3 对管少的时候不振荡，多加几对管后就容易振荡了；
    原因1：管子增加时，栅极驱动走线变长，环路变大，容易在相对较低的频率下产生振荡。（注意是相对较低，在该频率上使管子仍具有较大的gm）
    原因2：管子并联后，Coss和Ciss同步增加不引起问题，但等效gm增加，或者说每对管子的等效负载阻值变大了（每个管子分摊的轻了），增大振荡风险。

    5.4 采用东芝管子不振荡，而采用日立管子容易振荡；
    它两个是垂直型和平面型MOSFET的代表。
    日立管具有较大的Coss，造成日立管的振荡风险大。虽然日立管具有小的gm，但它的Crss很小，远小于东芝管；并且东芝管在小电流的情况下gm并不比日立管大很多，这就造成在高频段，日立管的高频响应仍然很好，保持较大的gm，增加振荡风险。

    6.        设计指引

    6.1 栅极串联电阻
    没什么可说的了，效果明显，缺点是降低了高频响应；


    6.2 减小高频阻抗
    我们可以从输出茹贝尔网络上下功夫。减少Rsn，就等效于降低了高频负载电阻，这种做法应该很有效果。不过针对输出级振荡，我还没有验证过，望有网友遇到此问题或者优化电路时进行验证。如果证实有效，比增加栅极电阻要好的多，这样做几乎不降低电路性能。
    但减少阻值要有个度，如果茹贝尔网络的RC极点接近或超过振荡点，就没有任何作用了，却会起反作用。必要时还要调整电容值（增大）。


    6.3 减少负载电容
    这个也很有用，但各晶体管的Coss是极限了。外部线路板和元件的安装等造成的分布电容并不大，但喇叭线和音箱内部的等效负载电容的引入，就带来了很大的不确定性。如果我们在茹贝尔网络到输出连接器之间加入一个电感，就能较好地减少外部的不确定性，来提高稳定性。电感上并联电阻能减少振铃。


    6.4 降低高频增益
    不得已而为之，比如GS之间并联电容，GD之间增大米勒电容，栅极引线上串联磁珠等等。

    6.5 减少环路面积
    PCB和布局设计上下功夫，使得栅极回路的谐振荡在更高频段，使得此时的晶体管没有足够的增益产生振荡。

    写在最后
    在音色等方面，每个人有不同倾向，但在电路稳定性上却都有一致的追求。电路产生的稳定性问题没有玄学，不可能游离于电子学之外。建立了尽量接近实际器件的模型，并辅以科学的分析方法，总能对我们的设计带来指导，避免盲目性并给设计带来隐患而不知。
    本文档参考了瑞萨科技的功率《MOS FET 结构与特点》、《功率MOS FET的特性》、美国国半的设计指引以及相应器件的官方规格书。
    本文采用的图片为个人器件和设计实拍。

A_jian

好文章，支持一下。

mygod2008

好文章，支持

huruimin0421

这个要顶

cy1098

学习了，喜欢用场管。

ca191s

好文

ob44474

学习了.....

lizhti

学习

LAOQIANG

曾经焊过K135管子的自己实验电路，对栅极电阻的取值有较深刻的感觉，电阻越小高频呻吟宇豪。

jxldz

不错，学习了。

东方失败

好文章！必须顶的好贴。

dd2008

真正的学者风范.

ys-kh

好文章，学习加支持！

wzc

好帖！对我安装鸡鸡帮助很大

指日可待

嗯，还好

hydiy

好文章，写的较系统，突出重点

陈宏锋

以后做场管有的参考了！学习了。

FUYQ

学习

motorolak8

好文，学习并支持！

AUDIOHIFI

好文，学了，同意楼主的音色之说