- 积分
- 572
- 在线时间
- 1339 小时
- 最后登录
- 2023-11-20
- 阅读权限
- 50
- 精华
- 2
- UID
- 27691
- 帖子
- 437
- 精华
- 2
- 经验
- 572 点
- 金钱
- 483 ¥
- 注册时间
- 2007-9-25
|
个人觉得这个事情有些偏颇,PCM2706当时开发的目的,就是直接去使用I2S。
这样揣度IC设计者的意图未免有点偏颇,凡是IC外部有的接口和内部有的功能都是开发者的目的。如果S/PDIF输出不是“目的”之一,它早就被拿掉了。
它的信号链差不多是USB Datapack进FIFO,I2S通路是用12MHz倍频过的时钟产生的BCL和LRCK去读FIFO,SPDIF是用BCK/2去读FIFO。因为内置的PLL性能一般,所以本身调制结果一般。
PLL性能一般这话不假,不过PLL性能再好,没有足够的大的FIFO,jitter还是降不下来。
而SCR里面的SPDIF的解码原理就是一个解串的过程,用一个锁相环产生SPDIF的时钟。所以一个抖动比较大的串行信号影响了PLL带内的抖动,然后再输出就一塌糊涂了。
生成S/PDIF的时钟和I2S的MCLK来自同一个PCM270x的PLL,不妨假定它们带有同样性质的jitter。I2S连接方式下,这些抖动原封不动地传给DAC,而S/PDIF连接方式下,SRC的PLL把1KHz以上的抖动衰减一下,然后再传给DAC,你说那种方式的抖动小呢?
而对于I2S,因为Data, BCK和LRCK是一起抖的,所以没有任何问题。
“Data, BCK和LRCK是一起抖的”只说明setup time和hold time不受影响,也就是说DAC接受数据不会出错,和时钟抖动对音质的影响是两回事。正确收到数据是实现高精度DA转换的必要条件而不是充分条件。 |
|