CPLD/FPGA的I2S格式变换

wangbin3753

       前一段时间请教各位大侠想用FPGA做一个I2S的格式转换，也看了几个高手的关于I2S转换帖子，买了几个国产的CPLD，FPGA开发板，折腾了近两个月，终于有了结果，不是什么了不起的成果，只是发出来与想用FPGA代替逻辑电路的爱好者共享。
       不会用Verilog语言编程，好在QUARTUS可以用电路模式，仿真后也容易看到各个步骤的结果。
       我是照着葫芦画瓢，逻辑设计都是坛子里各位大侠的成果，我不过是根据自己需要集合了一下，在此感谢“声威电声”   “forsli@163.com" "JACKSL528"   "UPUOPS"   "LeonBernieniv" "YAOFEI"  各位在帖子里的提点！
      上个逻辑图：


      我是要用USB界面的BCK\LRCK\DATA信号分离出sony格式的16比特左右正负信号给两块20152的解码板，以便得到全平衡输出，同时还要用LRCK给出SONY的WCK信号，所以一旦多加了HC86和一组移位寄存器，AGM1280Q48就直接编译不了，不过用AGRV2K就没问题，144H也可以，只是板子贵了点，尺寸也大了一点。

yaofei

25年前玩Max Plus II的给你点个怒赞！

EDA领域不叫编译，叫综合。

wangbin3753

25年前玩Max Plus II的给你点个怒赞！

2000年左右都不知道什么是FPGA，现在退休了才来玩这东西，惭愧

wangbin3753

这是国产AGM的CPLD和FPGA(其实都是当FPGA用），AGRV2K64,AG1280Q48,AG10K144H

yaofei

wangbin3753 发表于 2024-5-22 12:41
这是国产AGM的CPLD和FPGA(其实都是当FPGA用），AGRV2K64,AG1280Q48,AG10K144H

FPGA和CPLD有很大区别，但是你不需要关心那么多细节，好玩就行了。

jacksl528

因为上次制作TDA1305T最终采用了差分输出方式，   借此机会，也学习了利用CPLD 、 FPGA的方式来撕裂I2S data信号 剥离出双声道data数据。  

也实践验证过了， 我个人并不推荐使用该类方法， 准确的说，如果你对时钟信号的处理不是很在行， 并且目的只是为了 分离左右声道数据，  采用可编程逻辑电路 并不是一个完美的方案，

即使采用微型化的PAL之类的器件，也会产生巨大的开关噪声并消耗大量电流.   新型的FPGA器件可能会有所改进，但是它的噪声系数，与分立逻辑电路相比，仍然不是一个数量级。

我也查到有类似专门针对低噪声、低功耗的FPGA芯片，但高于分立逻辑电路 数十倍的价格，可能会让你觉得不划算。

wangbin3753

jacksl528 发表于 2024-5-31 17:53
因为上次制作TDA1305T最终采用了差分输出方式，   借此机会，也学习了利用CPLD 、 FPGA的方式来撕裂I2S dat ...

感谢大侠的指教，我是买了块坛里高手的一块板子，一开始买的164有两块有问题，没弄响才想用FPGA试试，后来FPGA的响了又去检查那块板也搞好了，目前这块AGRV2K的板子声音听着还可以，FPGA的噪声系数因为我没看到过，所以没注意这个问题，你们搞得多，见多识广，向你们好好学习

yaofei

wangbin3753 发表于 2024-5-31 22:56
感谢大侠的指教，我是买了块坛里高手的一块板子，一开始买的164有两块有问题，没弄响才想用FPGA试试，后 ...

无所谓，反正你这也是吃饱了撑的瞎折腾，既不是攻克技术难题攀高峰，也不是设计商品销售挣钱，怎么方便怎么来，开心就好。

jacksl528

wangbin3753 发表于 2024-5-31 22:56
感谢大侠的指教，我是买了块坛里高手的一块板子，一开始买的164有两块有问题，没弄响才想用FPGA试试，后 ...

指教谈不上，对于众多玩法，我们都是在“摸索求证”这条道路上越走越远，   所谓  条条道路通罗马。

对于擅长做嵌入式工程的人来说，做一个I2S 分离电路用FPGA来实现相当简单，用单片机来实现也很容易。  虽然功能上能满足，   但要达到HIFI音频的参量要求，就得深入研究了~~

yaofei

jacksl528 发表于 2024-5-31 23:17
指教谈不上，对于众多玩法，我们都是在“摸索求证”这条道路上越走越远，   所谓  条条道 ...

人家一个退休老头自娱自乐而已，鼓励为主，没必要不分场合掉书袋，扯这些有的没的。