DAC DIY 三年磨一剑 Fpga+R2R 的32bit解码

panjian

卡西利亚斯 发表于 2023-9-12 18:40
图片不全

网站限制了上传的数量，看这里有全文和图片  https://zhuanlan.zhihu.com/p/646607745

panjian

cqxl 发表于 2023-9-13 07:26
楼主这个解码，建议测一下24bit 44.1khz/48khz下面的动态和失真，还有信噪比。看看达到哪个段数了

我自己DIY玩的，手上只有示波器，还没仪器测这些参数。

panjian

naturey2000 发表于 2023-9-12 19:51
牛B，楼主准备开卖吗？

做一台时间挺长，只要有钱又肯等待，我可以接受预订。

panjian

forsli@163.com 发表于 2023-9-12 16:09
硬件不错了，就是缺个好的播放软件和驱动；就像二十年前的创新，当时的台式PC使用创新声卡玩游戏和使用创新 ...

用usb连接PC 和 用蓝牙手机都是很好的播放器，我觉得没必要都做在一起，播放器升级太快了，不同人又喜欢不同风格。应该把钱都花到刀刃上，我只做了最保值的DAC硬件部分。32bit 352k 已经可以很长久使用，也更灵活方便，不浪费不重复投资。

forsli@163.com

panjian 发表于 2023-9-13 12:27
用usb连接PC 和 用蓝牙手机都是很好的播放器，我觉得没必要都做在一起，播放器升级太快了，不同人又喜欢 ...

硬件再好，软件跟不上也白搭，不然就没有“ASIO”之流的那么多事了。
基础硬件那么好，使用了带双A9核的ARM+FPGA的XC7Z010，不知道有没有作DF和数字音量控制？如果每声道各有两路DAC输出，可以组成一路固定电平+一路可变电平输出，就可以把前级都省了；或者一路低音一路高音，再或者做成全平衡，那就完美了。当然我也只是嘴上说一说，我是做不出来，莫在意

panjian

forsli@163.com 发表于 2023-9-13 14:44
硬件再好，软件跟不上也白搭，不然就没有“ASIO”之流的那么多事了。
基础硬件那么好，使用了带双A9核的 ...

      我大概理解你的意思了，不知道我理解得对不对。 用pc播放音频可以从声卡输出，也可以从usb接界面输出，我认为前者是硬解，后者算是软解。声卡的数字输出可以接DAC解码，usb通过界面也是接入DAC解码，所以ASIO应该是PC端处理的问题，不可能在DAC端处理。DF和数字音量也是在播放软件处理，我做解码是原码解码输出。
      你提到的整合前级是个好思路，这个问题我之前考虑过，从使用者操作体验角度来看，信号源处理（信号选择和音量调节）应该在一台机器上，这是最方便的。这个建议在我的下一台解码器制作时会实现的。

panjian

补充一些测试图片：

Upuops

楼主用的是，单声道四级分层叠加法。
在测试时应该在 ‘节点’ 上跳变才能呼应一楼的 MSB-1 截图。
即是：
0x000000FF ﹥ 0x0000FF00 ﹥ 0x00FF0000 ﹥ 0xFF000000
﹥ 0x00FF0000 ﹥ 0x0000FF00 ﹥ 0x000000FF。不断巡环。
然后将巡环频率增加，直至 ‘波形’ 出现破节。
这个就是系统的截止频率了。

panjian

Upuops 发表于 2023-9-14 13:55
楼主用的是，单声道四级分层叠加法。
在测试时应该在 ‘节点’ 上跳变才能呼应一楼的 MSB-1 截图。
即是 ...

32bit全量数据，或者说一个比较大的数据循环周期是比较大的，示波器看不到阶梯细节。为了测试每个阶段，我写了一个测试程序，可以设定A、B两个值，然后数据在A-B 和A+B之间循环，B在10以内，阶梯可以看得很清晰。

panjian

补上两张 晶振参数对比图片，可以看出固定频率的晶振比压控晶振的相噪要低很多。

panjian

panjian 发表于 2023-9-14 14:36
32bit全量数据，或者说一个比较大的数据循环周期是比较大的，示波器看不到阶梯细节。为了测试每个阶段， ...

给两张调试的时候的照片，这是某一bit出现误差的时候的波形断层，正常应该是一条直线。

打印机黑手党

这个好复杂啊 外壳好看

zxhdoop

forsli@163.com 发表于 2023-9-13 14:44
硬件再好，软件跟不上也白搭，不然就没有“ASIO”之流的那么多事了。
基础硬件那么好，使用了带双A9核的 ...

AK SE300可能很合适你。

等离子

超赞！！

forsli@163.com

zxhdoop 发表于 2023-9-14 21:52
AK SE300可能很合适你。

看广告是96颗（23×R，25×2R）0.01%高精度电阻做成的R-2R，由此可推测是常规的24位R2R结构，与楼主的个方案估计是有所不同。
R2R我也玩过，我当年是184颗（44×R，48×2R）0.1%精度做成的24位双R2R结构，所以我对R2R不是很感兴趣。
说实话，双R2R也只是解决了过零失真、降低开关动作噪声与改善小信号失真度，但是分再多的段都很难解决线性误差的问题。

panjian

forsli@163.com 发表于 2023-9-15 12:01
看广告是96颗（23×R，25×2R）0.01%高精度电阻做成的R-2R，由此可推测是常规的24位R2R结构，与楼主的个 ...

你说的分段方法和我的R2R架构应该不一样。

cqxl

论坛好几个大佬都自己玩过分立r2r解码，我是一直在研究工业dac解码。

夜如风

forsli@163.com 发表于 2023-9-15 12:01
看广告是96颗（23×R，25×2R）0.01%高精度电阻做成的R-2R，由此可推测是常规的24位R2R结构，与楼主的个 ...

参数里有个增益误差和线性误差，这两参数重要吗？看那些个老DA,参数都挺差的，工业级的DA这两个参数好些。

panjian

解码是我整套DIY音响最后一个出品，看着这一机柜的作品还是挺有成就感的。

zxhdoop

forsli@163.com 发表于 2023-9-15 12:01
看广告是96颗（23×R，25×2R）0.01%高精度电阻做成的R-2R，由此可推测是常规的24位R2R结构，与楼主的个 ...

我不研究这些伤脑筋，我DIY只要能达到芯片指标要求就行了，超越升华它不是我该操心的。