- 积分
- 2386
- 在线时间
- 4316 小时
- 最后登录
- 2024-5-19
- 阅读权限
- 100
- 精华
- 0
- UID
- 761332
- 帖子
- 2431
- 精华
- 0
- 经验
- 2386 点
- 金钱
- 2341 ¥
- 注册时间
- 2014-10-10
|
精确的说,SPDIF接口的数据流仅在每一个子帧末尾有一个奇偶校验位P,做偶校验。
接受端发现某个子帧校验错误,可以选择静音或者重复上一次数据。如果是进入数字滤波器倒是问题不大。
没有重传机制,发现错了就是错了,继续接收下一帧。大量连续的错帧才会听到噪音。
简单的接受端如果是用锁相环PLL直接从SPDIF里获取时钟并用到后续的DAC芯片,显然会把传输过程中的时基抖动Jitter带入DAC,导致最后变换出来的模拟信号失真。
高端DAC回引入FIFO缓存SPDIF的数据,本地重新生成高稳定度时钟去控制读取和DAC变换,或者用1bit方式把噪声搬家。但FIFO接收和读取速率名义上是同频的,实际又不会绝对相等,必定会偶尔出现一些FIFO空读或者FIFO满溢出的情况。我们一般称为“月经现象”。
异步USB方式就避免了这些,回放的时钟是本地产生的,可以用各种高精度高稳定度的方式,电脑端送过来的数据是突发的高速传输,受控于接收端FIFO实际使用情况,快写慢放,就不太容易出现FIFO空读或者溢出的问题。
|
|