- 积分
- 631
- 在线时间
- 1237 小时
- 最后登录
- 2024-4-3
- 阅读权限
- 50
- 精华
- 0
- UID
- 224427
- 帖子
- 575
- 精华
- 0
- 经验
- 631 点
- 金钱
- 515 ¥
- 注册时间
- 2010-7-28
|
楼主 |
发表于 2023-4-13 21:12
|
显示全部楼层
果然细心
c21的地不是接到c17去了吗?---就近的,就接上,懒得打孔
不知为何模拟部分顶层不铺铜去要铺底层?---引脚太多,太细碎,铺铜反而会引入干扰,而且是顶层,第二层就是大片地隔离,所以就不铺了
解码差分输出你用了八个过孔,为什么不从顶层走呢?---其实只是芯片那4个孔,就是让差分走底层,目的有两个,一个是本身差分抗干扰比较好,而是方便走线,容易等长,且尽量的短,如果走顶层,会长很多,也要绕来绕去,会导致很多模拟的线要走底层,底层隔壁就是电源层,也是怕干扰,所以就优先模拟走顶层。
1794右边引脚都是模拟地可以和LPF一起---这个地是一起的,手册也是这么要求的,他们的地都在第二层连到一起的。第二层是2块地,一块是隔离芯片那的,另一块就是整个DGND和AGND一起的。
我只是不确定,这些我觉得“对”的做法,到底对不对。不过您指出的问题,确实值得思考。 |
|