关于是否需要外接时钟

一泻千里 · 发表于 2021-11-19 20:55

592657820 发表于 2021-11-19 20:52
外部时钟效果不好的原因很多，过长的引线引入的干扰与损耗，时钟切换门电路都会引入额外的抖动，效果不如机 ...

你是来这里炫技术名词的？

晨曦细雨s · 发表于 2021-11-19 21:09

欧蒙泰发表于 2021-11-19 19:21
对于家用hifi系统，外置时钟其实就是厂家挖的坑，而且还很深～

嗯，你说的坑是铁事实！不过大多数是奸商挖的

592657820 · 发表于 2021-11-19 22:13

本帖最后由 592657820 于 2021-11-20 13:27 编辑

机器上的晶振是热插拔插座设计，可以很方便的来回更换晶振对比，这是我用RMAA测量1k基频附近的谐波分量，其中白线是飞秒晶振，绿线是淘宝40元的温补晶振，为了防止测量误差，每颗晶振都测量3次，共6次，结果都如出一辙，

可以看到白线（飞秒晶振）的谐波分量更少，绿线的温补晶振已经算较好的了，那些无pll设计8412直入DA的设计，抖动会更大，比绿线还差

QQ截图20211119221512.png

tuanjie · 发表于 2021-11-20 00:42

592657820 发表于 2021-11-19 20:30
你这个文章中最重点的一段话是这个：

“虽然在半专业数字转换器的早期可能就是这种情况，坦率地 ...

赞同一下
没有前提说好赖有失偏颇。简单归结为某个方向会失去水准。

内部的设计制作得较好了没必要（这也符合原文的结论。人家试验多数是专业器材）
DIY的就显得低下简陋不堪连与笨拙都不沾边……加上去还是在这方面有改进多了但也仅此一方面并不能全面提高整体性能

ljpwed · 发表于 2021-11-20 05:18

本帖最后由 ljpwed 于 2021-11-20 05:23 编辑

我粗看了一下，说实话这翻译估计连楼主自己都看不明白是什么意思。对于这个文章的理解我说一说自己的看法，不知道理解的对不对。首先这文章表达的主要问题就是时钟同步的问题，所谓的内部时钟和外部时钟不应该这么翻译，应该使用源时钟和第三方时钟比较好理解。如果使用第三方的时钟对源数据进行发送到DAC，那么就要有时钟同步这个概念，使用最多的就是我们说的时钟恢复（CDR下同），像SPDIF自身是带来时钟信息的，只要对SPDFI的信号进行CDR就可以，这就必定引入第三方时钟，这样也必定要带入时钟抖动，或者说不可能实现 CDR后的主时钟能和源数据的主时钟完全一样，但只要其抖动小于一定值就可以忽略。如果在不进行时钟恢复直接引入第三方时钟做为主时钟，直接把数据输出到DAC，而源时钟和本地时钟是有精度差的，就是频率差，无论什么晶振，都同样有这种差，或大或小，如果使用FIFO这种数据缓冲，无论 FIFO有多大，只要时间足够长就可以把FIFO清空或者使用FIFO溢出，这种传输就是有数据损失。总的来说时钟同步是非常关键的，不进行CDR就使用本地时钟是一种无意义的做法。

ljpwed · 发表于 2021-11-20 05:37

ljpwed 发表于 2021-11-20 05:18
我粗看了一下，说实话这翻译估计连楼主自己都看不明白是什么意思。对于这个文章的理解我说一说自己的 ...

补充一点，使用第三方时钟或者说本地时钟进行CDR的好处是可以让设备适应各种环境下稳定运行。对于源数据和接收方来说，其传输距离是很远的，受环境影响不可避免。先不说音频领域的，就拿我们电脑的USB，SATA接口来说，都是使用的是本地时钟进行CDR，还有光纤通信领域，为了就是减少环境所带来的影响，而不是直接从数据那边直接拉一条时钟线

lancelothy · 发表于 2021-11-20 11:15

ljpwed 发表于 2021-11-20 05:37
补充一点，使用第三方时钟或者说本地时钟进行CDR的好处是可以让设备适应各种环境下稳定运行。对于源 ...

PCM1794 加个时钟电路好吗？

592657820 · 发表于 2021-11-20 11:21

本帖最后由 592657820 于 2021-11-20 11:28 编辑

ljpwed 发表于 2021-11-20 05:18
我粗看了一下，说实话这翻译估计连楼主自己都看不明白是什么意思。对于这个文章的理解我说一说自己的 ...

CDR实际上已经靠8412 8414这种spdif接收芯片来完成了，这些芯片还原出来的时钟精度还不错，缺点是抖动太大，现在设计好点的机器都会加入pll或者fifo做时钟隔离，CDR得到的时钟作为输入参考时钟足够使用，输出时锁定上机内高精度低相噪时钟信号做时钟输出，设计合格的fifo有将满和将空逻辑判断，数据是不会损失的。

一泻千里 · 发表于 2021-11-20 12:22

本帖最后由一泻千里于 2021-11-20 12:30 编辑

转发这篇的目的就是想说明，外置时钟设备出现的主要目的并不是为了提高单台数字音频设备的音质，而是为了配合多台数字音频设备间时钟的同步，而非商家宣传的能减少什么时基误差，对声音起到立竿见影的效果。再来近段时间看到国内知名大师“成都某某”老做一些玄学视频，也提到时基，外置神钟，之类的来忽悠小白，说什么电脑天才不懂时基（电脑时基出现时，数字音频都还没出生），所以我也觉得有必要转发这篇文章澄清这股污流。所以不管大师把数字信号说的多么邪乎，我们只管抓住转换后的模拟信号，数字信号出现的问题必将在模拟信号这边反馈出来，况且我们听的也是模拟信号，不是什么时钟信号，而模拟信号最重要的一个指标就是谐波失真，这篇文章也是用谐波失真来分析外置时钟带来的影响，我们家用的数字音频设备也是标谐波失真这项参数，比如CD机，谁见过标时基误差这项参数的？所以希望大师们不要再拿时基说事，时基即使有问题也是上个世纪的事了。

LeonBernieniv · 发表于 2021-11-20 12:34

头痛医头脚痛医脚，实测最有说服力了，不论时钟还是电源或者是电缆。
举个例子，树莓派搞电源的，好听不好听先放一放，有个电源状态的检测功能，moode可以直接运行，不过关的直接现形。piCoreplayer有log可查询。

pi@moode:~ $ vcgencmd get_throttled
throttled=0x0

复制代码

有个脚本可以把出错欠电之类代码转换成文字信息

get_throttled.py.zip (660 Bytes, 下载次数: 50)

摇了就滚 · 发表于 2021-11-20 12:54

时基抖动误差也就是相噪，只要这个误差范围不超过后级数字处理电路的可接受范围，那么解调出来的信号就不存在紊乱的情况！外接的时钟信号哪怕完全没有相噪，对解调出来的模拟信号也不可能产生任何指标的提升！

592657820 · 发表于 2021-11-20 13:08

本帖最后由 592657820 于 2021-11-20 13:14 编辑

如果自认为自己的设备时钟质量有文章中提到的设备好，那可以无视外接时钟，没有的话，还是好好研究时钟吧

592657820 · 发表于 2021-11-20 13:09

本帖最后由 592657820 于 2021-11-20 13:11 编辑

摇了就滚发表于 2021-11-20 12:54
时基抖动误差也就是相噪，只要这个误差范围不超过后级数字处理电路的可接受范围，那么解调出来的信号就不存 ...

楼歪了，需要注意的是外接时钟提升音质有限，而不是时钟本身对模拟输出无用，时钟相噪对模拟音频的影响与区别已经在23楼发出来了

一泻千里 · 发表于 2021-11-20 13:32

本帖最后由一泻千里于 2021-11-20 13:34 编辑

592657820 发表于 2021-11-20 13:08
如果自认为自己的设备时钟质量有文章中提到的设备好，那可以无视外接时钟，没有的话，还是好好研究时钟吧

测下THD+N既可以了，时钟误差基本不是事。

yaofei · 发表于 2021-11-20 13:40

商业录音室加一个没坏处，也不差这点儿钱。

家用场合，家里有矿的随便加什么东西，不就是钱嘛，咱穷得只剩下钱了……

其他场合，听听就好，呵呵呵呵。

摇了就滚 · 发表于 2021-11-20 13:52

592657820 发表于 2021-11-20 13:09
楼歪了，需要注意的是外接时钟提升音质有限，而不是时钟本身对模拟输出无用，时钟相噪对模拟音频的影响 ...

这个文章讨论的是时钟信号的相噪对解调后的数据恢复正确性有多大影响，你的那些测试其实指的是数字电路的射频干扰对模拟电路的影响，完全是两个层面的问题，你可能还没弄明白什么叫相噪而是理解为高频噪音一类的概念吧？

一泻千里 · 发表于 2021-11-20 13:56

本帖最后由一泻千里于 2021-11-20 14:00 编辑

还有不少烧友质疑说这篇文章用的都是高端专业器材，2010年发表的文章这器材能高端到哪里去？还有我查了下82年出产的SONY CDP-101 CD机的谐波失真已经达到0.003%，性噪比已近达到96DB了，都已经超出人耳的辨别能力了，而现在是2021年，四十年过去了，所以现在再炒作时钟就太愚昧了。

ljpwed · 发表于 2021-11-20 13:57

本帖最后由 ljpwed 于 2021-11-20 14:00 编辑

592657820 发表于 2021-11-20 11:21
CDR实际上已经靠8412 8414这种spdif接收芯片来完成了，这些芯片还原出来的时钟精度还不错，缺点是抖动 ...

“输出时锁定上机内高精度低相噪时钟信号做时钟输出”，我不太明白这句话的意思。但说明一点，使用外部芯片进行CDR然后再用像FPGA 内的PLL是不能消除CDR带来抖动的，这方面我是测试过的。FIFO的作用也并不像你们说的那么有这么大的作用，fifo的作用只是一种数据缓冲，为内机操作创造一定延时而以，对于音频视频这种对同步要求最高的信号来说，fifo不能做当成异步时钟进行所谓的隔离

广西小覃 · 发表于 2021-11-20 14:12

提示: 作者被禁止或删除内容自动屏蔽

一泻千里 · 发表于 2021-11-20 14:17

广西小覃发表于 2021-11-20 14:12
本人维修家电出身，为什么所有C P U引脚接晶振离最近也就在旁边，电子工程师为什么不离远点有充分理由。

这是对的，时钟应该离芯片最近。

[DAC] 关于是否需要外接时钟