发现MA12070P这款I2S输入的芯片用来做纯数字功放貌似不错

zjumelody · 发表于 2021-2-18 12:43

vwwvww 发表于 2021-2-8 11:22
这个芯片买了，也打了个样板，但是卡在了mcu控制那里，这个ic是不是一定要用mcu来控制才能运作的

是的，官方文档有对应的控制说明可以查查文档看看

vwwvww · 发表于 2021-2-18 16:54

zjumelody 发表于 2021-2-18 12:43
是的，官方文档有对应的控制说明可以查查文档看看

官方文档说明是要一个官方软件来控制。无论是模拟还是iis模式，都需要程序控制，貌似官网还没有提供这个软件，感觉这个ic太麻烦了。

大圣哥 · 发表于 2021-5-24 10:20

12070已经出声

大圣哥 · 发表于 2021-5-24 18:38

IIS已经写通

大圣哥 · 发表于 2021-5-24 19:09

是不是新注册的发不了图？想发12070P图片发不了

大圣哥 · 发表于 2021-5-27 17:37

http://bbs.hifidiy.net/thread-1467072-1-1.html图片在这里

pantingjin · 发表于 2021-5-27 18:30

iffi123 发表于 2020-11-25 12:48
可惜内部I2S还是经过DAC转成模拟，不是直接数字调制

现在没有真正的数字功放，数字输入都是要DA的

iffi123 · 发表于 2021-5-28 09:42

pantingjin 发表于 2021-5-27 18:30
现在没有真正的数字功放，数字输入都是要DA的

不知道为啥厂家不做，原理上可以实现啊，生成1个数字化的三角波，再和输入的数字信号比较，输出的数字信号，转化成脉宽

hiche · 发表于 2021-5-29 15:23

本帖最后由 hiche 于 2021-5-29 15:28 编辑

iffi123 发表于 2021-5-28 09:42
不知道为啥厂家不做，原理上可以实现啊，生成1个数字化的三角波，再和输入的数字信号比较，输出的数字信 ...

为啥不用数字实现呢？计算一下就知道了：
1. PWM三角波的数字实现需要多少位？8位的三角波肯定全是锯齿（试想8bit DAC是什么效果），稍微能听的话要16bit的数字来表示三角波的最低位到最高位。三角波是先上去再下来，那么用来实现三角波的时钟频率= 2 * 2^16 = 131072 Hz 每个三角波周期。
2. 常见的集成D类的PWM频率是 400KHz~1.2MHz，比如MA12070P和TPA3116。以200KHz的三角波频率来算，数字时钟=200000 * 131072 = 26.2GHz，即要用全数字去实现一个效果过得去的D类功放，这个芯片的时钟频率要达到26.2GHz。

iffi123 · 发表于 2021-5-29 15:35

本帖最后由 iffi123 于 2021-5-29 15:53 编辑

hiche 发表于 2021-5-29 15:23
为啥不用数字实现呢？计算一下就知道了：
1. PWM三角波的数字实现需要多少位？8位的三角波肯定全是 ...

这么荒唐的结论，为什么不反思一下计算过程呢？

16位是指幅度有2^16个, 和频率怎么扯上关系？一个横轴，一个纵轴

整个计算过程都乱了

以24/96为基础，三角波的位数24足够，模拟的400k-1M三角波频率，相当于最高音频的20-50倍，所以数字三角波频率最大50*96k=4.8M，这个频率一点不高，还容易实现，和dds芯片比，一是频率固定不需要调节，二是不需要转为模拟。

实际上不用这么麻烦，既然信号已经数字化，直接把数字的幅度转为脉宽, 连三角波都不用

hiche · 发表于 2021-5-29 15:45

iffi123 发表于 2021-5-29 15:35
这么荒唐的结论，为什么不反思一下计算过程呢？

16位是指幅度有2^16个, 和频率怎么扯上关系？一个横 ...

先去了解D类原理，多思考。

iffi123 · 发表于 2021-5-29 15:54

hiche 发表于 2021-5-29 15:45
先去了解D类原理，多思考。

不用你来普及D类的原理了，谢谢

你还是先把频率，幅度的概念先弄清楚

hiche · 发表于 2021-5-29 18:36

iffi123 发表于 2021-5-29 15:35
这么荒唐的结论，为什么不反思一下计算过程呢？

16位是指幅度有2^16个, 和频率怎么扯上关系？一个 ...

有点闲，就回复你吧。
1. 三角波是16bit的，那么上升的半个周期有2^16个点，下降半周期也是。每个点都需要与输入的音频幅度（24bit的输入也只能取到高16位）进行比较，即上升半周期比较了2^16次，下降半周期也是，在一个三角波周期里比较了2*2^16次，即假如1秒内只比较一个周期的三角波，这个电路的时钟频率为2*2^16Hz。
2. 但是要想获得好听的声音，一般一秒内要比较很多个三角波（即用很多个三角波对输入进行量化采样）。假设比较200K个三角波（市售的集成D类一般是400K～1200K），一秒内有200K个三角波与输入的音频幅度进行比较，即一秒内总共比较了200k*2*2^16次，也就是这个电路的时钟频率要达到26.2GHz。
3. 用三角波（不如说自增自减的数字序列？）对输入进行比较量化，是PWM调制的原理，你如果很NB你可以提出一个不用比较器的PWM调制方法。

iffi123 · 发表于 2021-5-29 18:56

本帖最后由 iffi123 于 2021-5-29 19:55 编辑

hiche 发表于 2021-5-29 18:36
有点闲，就回复你吧。
1. 三角波是16bit的，那么上升的半个周期有2^16个点，下降半周期也是。每个点都需 ...

数字化的三角波，不需要遍历所有2^16个幅值，所以1个周期不需要2^16个点，所以频率也不需要你算的那个高

无需把简单问题复杂化，输入数字音频，比如96kHz，而三角波通常是400kHz居多, 即使按1MHz来计算，数字化取10倍采样来计算，也不过10Msa，取100倍，也无非100Msa而已(这不算很高，现在dds都能做到大几百M)，把预先计算好的幅值存在存储器，再用100MHz时钟顺序读出, 比现成的dds芯片结构简化多了(dds芯片的速度主要受限于D/A级)

我觉的厂家不做全程数字化的功放，有复杂度和成本的考虑，毕竟输出级本身的指标就高不到哪里去(功放和喇叭)，有可能全程数字化后对输出的提升很有限

yaofei · 发表于 2021-5-29 22:14

iffi123 发表于 2021-5-29 15:54
不用你来普及D类的原理了，谢谢

你还是先把频率，幅度的概念先弄清楚

哦，你不会数数，鉴定完毕。

hiche · 发表于 2021-5-29 22:18

iffi123 发表于 2021-5-29 18:56
数字化的三角波，不需要遍历所有2^16个幅值，所以1个周期不需要2^16个点，所以频率也不需要你算的那个 ...

你搁着说啥呢？建议你去了解D类原理，你也非常自信的拒绝。

D类的原理一句话描述，让输出信号的 “平均电压” 是输入信号的倍数放大。

比如手机上常见的呼吸灯功能，与一亮一灭的闪烁不一样，是呈现慢慢的变亮，再慢慢变暗。这是怎么实现的呢？实际上芯片的引脚不是直接输出正弦波来驱动LED的，而是输出一个PWM波形，这个PWM波叫脉宽调制，就是周期不变（频率不变）但是高电平低电平的比例是变化的，这样高电平比例大的周期平均电压就高，反之亦然。只需要保证输出的PWM波形的 “平均电压” 呈现正弦波的样子，驱动LED后就看到呼吸灯效果。

与驱动LED不同，在音箱领域或电机领域，需要更大的驱动能力，芯片的IO引脚驱动能力有限，这时候就需要半桥全桥驱动。半桥的输入就是三角波对输入信号调制后产生的PWM调制信号，比如高低电平为5V/0V的PWM波形，这个调制信号的平均电压就是输入信号的 “有限放大” 。这个PWM波形控制半桥，半桥的电源是±24V，也能驱动大电流，这样输出的PWM波就变成高低电平为24V/-24V的波形，通过滤波后，就得到了这个PWM的平均电压的输出，也就是输入音频的成倍放大输出。

D类的输出是高低电平的数字输出，这个输出的 “平均电压” 波形是输入波形的成倍放大。三角波调制后的PWM波形理解为控制更高电平PWM的开关信号，即5V/0V的开关信号控制半桥输出±24V的PWM波形。

D类输出和直接数字频率合成没有半毛钱关系，你在讨论的是DA的实现，不是D类的实现。建议去了解D类原理。

iffi123 · 发表于 2021-5-29 23:47

本帖最后由 iffi123 于 2021-5-30 00:20 编辑

hiche 发表于 2021-5-29 22:18
你搁着说啥呢？建议你去了解D类原理，你也非常自信的拒绝。

D类的原理一句话描述，让输出信号的 “平 ...

不懂原理我会在这里浪费时间？

你说的是输出mos后的波形，经过lc滤掉高频后取平均值，这和前面的争议没有关系

是否全数字化，关键在于如何形成PWM的部分，也就是驱动输出MOS之前！

模拟信号和高频三角波进行电压比较的过程，其实就是把输入音频碎片化，把波形切成一段段，形成不同脉宽的数字序列，比如对于1个周期的20kHz正弦波，用400KHz的三角波比较，最终形成20个不同宽度的脉冲，用这种方式实现“数字化”；而目前数字功放，使用的模拟音频(即使数字输入也要先DA成模拟)和模拟三角波, 前面争议的全数字化处理指的就是这部分，前面说的一种方法是参考模拟信号和三角波比较生成PWM的做法，使用数字信号和数字三角波，另外一种是既然音频都已经数字了，直接生成PWM。

厂家仍然把数字音频先DA成模拟再处理，自然有原因，但不妨碍讨论

数字功放我曾测试过，有兴趣可以翻翻我的老贴

hiche · 发表于 2021-5-30 11:44

iffi123 发表于 2021-5-29 23:47
不懂原理我会在这里浪费时间？

你说的是输出mos后的波形，经过lc滤掉高频后取平均值，这和前面的争 ...

嘿，什么叫 “直接生成PWM”？
你给自己目前还不了解的知识打了个包，引入一个黑盒，这个黑盒的输入是数字音频，输出是调制后的PWM。

我说你这叫自欺欺人！

你去拆开你的黑盒，去谈具体实现的时候，你会发现 “比较” 这个数学运算你是逃不掉的，要获得相当保真的声音这个比较运算的次数也是逃不掉的。这是物理原理决定的。你打了个包的系统是没有了26.2GHz时钟了，但是你的黑盒是26.2GHz。

你闭上眼睛，26.2GHz也还会在那里。

iffi123 · 发表于 2021-5-30 15:30

本帖最后由 iffi123 于 2021-5-30 17:30 编辑

hiche 发表于 2021-5-30 11:44
嘿，什么叫 “直接生成PWM”？
你给自己目前还不了解的知识打了个包，引入一个黑盒，这个黑盒的输入是数 ...

呵呵，16位采样并不等于一定要把2^16值都遍历，你对采样定理不懂，只盯着采样位数，对采样频率毫无概念

音频信号在AD输入端，即使从最小值连续变化到最大值， AD输出结果也不可能是2^16个值，假设是96kHz采样，结果最多只有96K个值，离2^16=65535还差好多, 为何非要对数字三角波1个周期内要求采样2^16次呢？

以CD为例，16位，那么按你的要求，一个周期一定采样2^16次, 那么采样率要多少？音频最高按20KHz, 那采样率要20K*2^16，呵呵，你自己算吧

大圣哥 · 发表于 2021-5-30 18:48

搬凳子来学习

[IC后级] 发现MA12070P这款I2S输入的芯片用来做纯数字功放貌似不错