CSR8675+PCM1794一套完整的（蓝牙5.0+24bit| LDAC解决方案）制作随笔

jacksl528

另外PCB的网络布线我在10天以前就完成了， 前天开始天画PCB只是走铜箔实线，

原理图的原稿是 sPlan70上画的（个人习惯了） ， 但 sPlan70上的原理图 线条太细。分辨率又太高，截图下来上传到hifidiy论坛被压缩后 无法正常看 。，

我是为了发帖，才又到 嘉立创的 EDA上去画了一遍。 难免有疏漏，因此前面也强调（原理图与实际打样PCB可能存在些许差异，仅供参考~）

---

前面有同学说我为何把DGND和 AGND 画的那么“复杂”，我也认为这是个值得探讨的“重点问题”  ，

论坛高手大咖太多说多了 无异于班门弄斧， 套用论坛免责声明标准用语 放一张图：懂的自然能懂

konrad

sfes1314 发表于 2020-10-25 09:28
你信就好，芯片除了有假芯片，还有翻新片，还有B品打磨成A品的，在芯片行业呆了那些年，什么样的都讲过。 ...

应该是在华强北、新亚洲、赛格、或者汕头某地混过的

YUNO

这个5V是给电池充电用的，8675内部的工作电源全部都是来自3.3V。
所以PA_en的输出电平是不会超过3.3V的。

蓝牙内部供电结构图

jacksl528

YUNO 发表于 2020-10-25 12:13
这个5V是给电池充电用的，8675内部的工作电源全部都是来自3.3V。
所以PA_en的输出电平是不会超过3.3V的。
...

我实际测试过 在接5V的情况下，这个蓝牙模块， PA_en ， TTL输出的电平值是4.5+V   后续会放图 （只接3.3V没试过 会是多少）

按照一般的逻辑电路,电源电压是5V的话,输出高电平>2.4V,输出低电平<0.4V。  在室温下,一般输出高电平是3.5V 为标准高电平值， ,输出低电平是0.2V为标准低电平值。

我的软控部分 计划MCU是用的ATMEGA328P，还没去查这个芯片 驱动I/O口 对TTL电平值的要求， 不过我这个测试电路上 验证了 常规供电下 既然PA_en是大于3.5V接近5V的 那么用什么MCU都无压力了。所以就接了5V

592657820

根据pcm1794的官方演示板，因为芯片是在内部链接数字模拟地，所以采用将整个芯片视为模拟芯片的做法，但是你这里芯片的地和运放的地之间是割开的，回流路径太细太长了，光是等效电感就很大了，可能噪音指标不如官方铺地做法。

官方这个pcb图片看的也有点迷糊，两面板是不是通孔链接的？运放下面挖的一些槽起什么作用？如果上下铺地连起来这些挖槽岂不是毫无作用？能配一个实物照片可能就能看懂了，可惜找遍国内外网站，连个照片都找不到

jacksl528

592657820 发表于 2020-10-25 13:08
根据pcm1794的官方演示板，因为芯片是在内部链接数字模拟地，所以采用将整个芯片视为模拟芯片的做法，但是 ...

可能你对 PCM1794自身的AGND 和 DGND   以及 IV+LPF电路部分的 AGND该如何划分  搞得不是很清楚。

---

我这种做法 能不能达到 或者超过 你口中“PCM1794官方”布线方案的指标， 我说了不算， 你说了也不算。

---

不过我有一句话可以先撂这里：

如果这个论坛上 有 实事求是 说话有公信力的权威人士 ，愿意代劳，  

完成之后，我可以把我这个做成的东西 通过快递发送给他做一个使用评测。

有条件的，放测试图， 或者 以高信噪比的功放为基础，接上这个蓝牙板 把耳朵贴近喇叭 比一比背景深度也行。

---

我不是一位生意人， 只是一个业余选手，发帖交流切磋也是一种 提高自我的方式。 欢迎 面对科学态度严谨，说话实事求是的朋友 接单

592657820

jacksl528 发表于 2020-10-25 13:12
可能你对 PCM1794自身的AGND 和 GND   以及 IV+LPF电路部分的 AGND该如何划分  搞得不是很清楚。

官方配的图看不太懂，完全没有细节

592657820

是ti的文档：https://www.ti.com.cn/cn/lit/ug/ ... 252Fcn%252FPCM1794A

而且在1794的资料里第26页，明确写出来了布线布局要求：

10.1 布局指南
TI建议在AGND和DGND之间使用相同的地线，以避免他们之间有任何潜在的电压差异。
确保数字信号的回流电流避开AGND引脚或I/V的输入信号。阶段，避免在AGND或任何IOUT引脚附近运行高频时钟和控制信号。避免在AGND或任何IOUT引脚附近运行高频时钟和控制信号，因为在这些引脚上有很多不同的信号。可以。PCM1794A的引脚布局分为两部分：模拟部分和数字部分。如果 系统的分区方式使数字信号的路由远离模拟部分，那么就没有数字信号。应在模拟电路中产生回流（例如，时钟）。将去耦电容尽可能靠近Vcc1、VCC2L、VCC2R、VCOML、VCOMR和VDD引脚。
更多准则请参见图34。
将去耦电容尽可能靠近Vcc1、VCC2L、VCC2R、VCOML、VCOMR和VDD引脚。
更多准则请参见图34。

jacksl528

592657820 发表于 2020-10-25 13:48
是ti的文档：https://www.ti.com.cn/cn/lit/ug/ ... ref_url=https%253A% ...

你发的这个，可不仅限于PCM1794 这类DAC的数据表 上有提及。 你去看看 Analog的主页找找 AD186X系列， 再去 凌云半导体的产品手册，凡是“逻辑控制电路"和"模拟电路并存"的芯片 都有类似 GND布线的相关要求。


所以我前面才说
你对 PCM1794自身的AGND 和 DGND   以及 IV+LPF电路部分的 AGND该如何划分 搞得不是很清楚

---

至于你 前面说我做的这个达不到“官方演示板”的指标参数这句话（被你编辑掉了） 我觉得你没必要编辑掉。你说的很好。

但对于我来说，我真没想过自己随手做的东西要拿来跟你口中的“官方演示板”做什么比较。

我从小接受的教育就不要求我要以什么被标准一定要达到或者超越。而更多的是带入自己的想法去个性化，对与不对 做了就知道 ，不是吗。

---

592657820

jacksl528 发表于 2020-10-25 13:50
你发的这个，可不仅限于PCM1794 这类DAC的数据表 上有提及。 你去看看 AD 186X系列，  凌云半导体的产 ...

可能是因为我水平太菜了，所以尽量找官方的标准资料来参照学习，1是时间宝贵不喜欢走偏路陷入各种误区，2是自己diy目的就是为了听音乐享受，所以抠每个细节都是追求更好的音乐质量

毕竟这芯片就是人家研发的，他们肯定比我更懂这个芯片，芯片的理论最高数据也是在官方的案例上测量出来的，以官方案例为参考应该不会有大的坑

jacksl528

592657820 发表于 2020-10-25 14:02
可能是因为我水平太菜了，所以尽量找官方的标准资料来参照学习，1是时间宝贵不喜欢走偏路陷入各种误区，2 ...

这位仁兄，言重了 ，谈不上什么菜与不菜，人各有所长。

我是真心很高兴，你能围绕对本帖有意义的内容，向我表达对我设计上的不认同， 以及个人在这些问题上的观点 。
这些都丝毫不影响帖子的连贯性。

对于真理和事实，，不辩不明，不说不破。        你我之间的对话，对于看帖的人来说 能带来些许技术层面的思考，也是有用的东西。

---

你发的这个板子的图文资料，为什么官方没有给出详细且正面的 布线规范 和实际案例。 你可以再仔细研读一下里面的相关内容，

不难发现： 它并不是一块实际应用演示案例， 而是一张”评估板“ 该板只是针对 相关专业电器工程师做开发评估。 类似我前面自己搭建的 ”面包板“的作用，只做功能性评估。

---

既然都说到这里了，关于GND的问题，就多说一句我的布线思路吧。 （以下言论仅代表个人经验做观点论述，大咖高手自行跳过）

结合141楼的图， 我给出了来自电流回路中”干扰源“的污染程度，并用色阶表示出严重等级。

关于数字地和逻辑地的接地方案，其实有很多种，无论是你推崇的就近满铺，还是我这里采用的分道扬镳也好。 其最终的目的都是一个， 就是要尽量的减少从”重污染“区域引入的 谐波、矩形波对模拟部分的干扰。

举个栗子吧： 把数字地和模拟地看作两条同样宽度的 高速公路，在这条路上来往的都是满载”污染垃圾“的车辆。假设 由数字电路产生的垃圾为 ”工业垃圾“ 以模拟地产生的垃圾为”生活垃圾“

以你的看法，是让载着”工业垃圾“的车先到达 垃圾场，还是先让载着”生活垃圾“的车先到达垃圾场呢？ 或者说两种垃圾车合并在一条大道上 由它们自行调配到达垃圾场？ 哪种方案更合理呢？当然~你可以认为都不合理另有更好方案

官方那张评估板具体是怎么个接地逻辑我不清楚，但是我可以肯定它也是把AGND和 DGND从电流走向上做了区分， 并以整块板的GND“终点”为参考点。。

---

太阳出来了，晒会儿~

艺何

模拟地更易受干扰，分开好。

592657820

jacksl528 发表于 2020-10-25 14:11
这位仁兄，言重了 ，谈不上什么菜与不菜，人各有所长。

我是真心很高兴，你能围绕对本帖有意义的内 ...

当然是要分道扬镳，模拟电路很敏感的。你可能前面误解我的建议了，我的提议是蓝牙芯片和重采样部分都用数字地，将解码芯片视为模拟芯片，放在模拟地，并且和运放用同一个铺铜。文档里也说了AGND和DGND之间不能有电位差，否则很多噪音会耦合进ic内部的模拟电路上，那芯片的工作环境与稳定性可想而知。不过你已经是这样处理的了，我奇怪的是iv输出和运放连接部分没有直接铺铜，而是用了超长的引线做一点接地，这么长的引线，等效电感引起的噪音也会影响模拟部分性能，像文档那样用铺地才能有最低的等效电感和最短的回流路径，至于iis信号，直接跨接过来接dac芯片，但是一定要画一条iis的回流桥，连接数字与模拟地，否则iis的信号回流会穿过整个模拟地，流经电源地后再回到数字地，绕了一大圈，同时也干扰了一大圈

jacksl528

592657820 发表于 2020-10-25 16:36
当然是要分道扬镳，模拟电路很敏感的。你可能前面误解我的建议了，我的提议是蓝牙芯片和重采样部分都用 ...

我早就理解你指的是什么了， 但是你没理解我 说的 PCM1794的AGND和 后面I/V LPF部分的 AGND 是分开看待的道理

你重点关注的， 关于【统一地平面】这一说法， 是仅限于ADC或DAC芯片 本身的两种地，参考0电位的接线逻辑。

至于IV 和LPV运放部分的地线，我把它视为一条专用通道，对于低频模拟电路在PCB上的地线，不存在你口中 “等效电感”这一说， 只存在“阻抗”问题。

592657820

jacksl528 发表于 2020-10-25 16:49
我早就理解你指的是什么了， 但是你没理解我 说的 PCM1794的AGND和 后面I/V LPF部分的 AGND 是分开看待 ...

照片里我要说的是上面的桥，后面纯属巧合......

那PCM1794的AGND和 后面I/V LPF部分的 AGND分开是为了什么呢

jacksl528

592657820 发表于 2020-10-25 17:03
照片里我要说的是上面的桥，后面纯属巧合......

那PCM1794的AGND和 后面I/V LPF部分的 AGND分开是为了 ...

你这句： 那PCM1794的AGND和 后面I/V LPF部分的 AGND分开是为了什么呢。

不正对应你上面贴图 那个桥的接地方式吗。  "桥"也不一定非要做成 书上一模一样，关键是为什么会有“桥”这种方案，它的目的是什么。

桥也分石拱桥，高架桥，吊索桥，...条条大桥通罗马。    如果你有兴趣可以仔细看看前面PCB样图的走线、、

还有你前面不是发了 TI官方的评估板 PCB样图给我看哇， 你能不能看出它这个板子上 有没有“桥”  在哪里~

592657820

jacksl528 发表于 2020-10-25 17:09
你这句： 那PCM1794的AGND和 后面I/V LPF部分的 AGND分开是为了什么呢。

不正对应你上面贴图 那个 ...

桥是为了给单端信号提供一个阻抗最低的回流路径，但是你说你这个也是桥我就没法理解了，我看着就是常用的菊花地形式的一点接地，这个路径可算不上近。

官方设计当然有这个，第五行跳线帽就是

jacksl528

592657820 发表于 2020-10-25 18:41
桥是为了给单端信号提供一个阻抗最低的回流路径，但是你说你这个也是桥我就没法理解了，我看着就是常用的 ...

非也 非也， 这只是 数字接收芯片和 PCM1794 LPF模块之间的信号通路GND 不算电流回路的GND  ，电流回路的GND线不能用这种跳线帽做连接

再说了 这是纯数字电路之间的连接通路， 还跟模拟部分扯不上关系。 对吧？

592657820

jacksl528 发表于 2020-10-25 18:47
非也 非也， 这只是 数字接收芯片和 PCM1794 LPF模块之间的信号通路GND 不算电流回路的GND  ，电流回路 ...

上面图片肯定是信号通路的回流地线，用来作iis单端信号的返回路径，至于能不能用跳线帽问题，可能这个板子就如你前面所说，是试验功能的。

你是说模拟部分不需要像数字部分这样考虑回流路径么？下夜班我有点被绕晕了，模拟部分看起来就是一点接地嘛

jacksl528

592657820 发表于 2020-10-25 19:28
上面图片肯定是信号通路的回流地线，用来作iis单端信号的返回路径，至于能不能用跳线帽问题，可能这个板 ...

纯粹的模拟部分的电流回路 是一条泄放通道，当然要求有清晰且低阻抗的回流路径。   你按照 也看了很多参考资料了，接地的方案有很多种。 找自己最拿手的 最有把握的做，就行了。

你就按照你认为 大面积铜箔铺地 估计也没啥问题。