数字锁相环 dpll

tuanjie · 发表于 2020-9-17 14:22

配合印板设计的就近分组分布式供电数字电路或混合电路的基础保障之一……而每组供电根据需要的妥协程度决定了不同状态平衡的基础！再搭配上时钟锁相环等措施重整围绕软件控制核心这样的DAC才给人踏实的感觉远不是堆元件借以调音的简单……

tuanjie · 发表于 2020-9-17 14:36

markamp 发表于 2020-9-17 09:25
如果不怕麻烦，就直接手动跳线改DAC时钟，音源一直同步DAC时钟

专业厂机一般是字时钟同步很少见到主时钟运用……咱试了主时钟共用有效果但分体处理麻烦

hzh · 发表于 2020-9-17 15:56

ti也有时钟方案，27兆主时钟pll样时钟44.1和48，适用多媒体。抖动50-100ps，不过这个抖动应该是主时钟附加的最终抖动值。adi也有小数点pll时钟芯。100ps对于pcm格式应该满足了，pcm对于抖动不很敏感，只是不知道如何替入系统，当然外接晶体是更好的，但是还是需要pll来对准相位，外继时钟需要指令和驱动输出脚配置，可能还需要添加代码植入，对程序不懂自己也无能为力。

按理说目前fifo是最佳方案了，因为现在的内存价格不高，以前汽车CD机的防抖就是这样模式，可惜以前的内存价格高，所以预读数据被压缩来减负内存储量，现在的PC淘汰的前几代ddr内存完全满足数字声频速率，dac只要本地建立参考时钟，完全可以忽略前时钟性能，提前几秒预读入大容量内存，只要保证两地时钟误差被融入，就不会产生度空现象，而dac端最终性能完全被本地时钟固化，欣赏音乐对于实时也不讲究，如果能的话，解调端就直接装置pc内存卡夹，编个微型fifo执行程序，程序时钟也直接取本地时钟，确保读出数据样时钟来自本地时钟，内存坏了或者寿命到了直接拔换方便的很。最后，汗。。。是自己什么都不懂真是想多了。不过那些过时了的PC内存真的便宜，不用是白不用。

hzh · 发表于 2020-9-17 17:03

各位请帮忙看看，这个是全数字锁相环的吗？不想来回折腾不是那就放弃了。所有器件都在图里了，spdif输入，输出有独立左右声道数据和样频时钟与锁存时钟。

xmlhifi · 发表于 2020-9-17 17:46

好不好做出来验证才知道

592657820 · 发表于 2020-9-17 18:47

最好的方案是用fpga做fifo缓冲，摒弃外部时钟，重新用本地高质量时钟锁定后输出

592657820 · 发表于 2020-9-17 18:49

hzh 发表于 2020-9-17 15:56
ti也有时钟方案，27兆主时钟pll样时钟44.1和48，适用多媒体。抖动50-100ps，不过这个抖动应该是主时钟附加 ...

要什么pc旧内存，那么大体积还增加走线距离，在fpga旁边就近焊一个ram芯片就够用

markamp · 发表于 2020-9-17 20:09

74HC4046，其它的专用VCO没看到，算了吧

hzh · 发表于 2020-9-17 20:17

粗略默算了下，100ps抖动范围，样频44.1khz非线性折算0.00044%。样频48khz非线性折算是0.00048%。均小于全16位精度1/2LSB误差小于0.00076%。100PS抖动用在16位是足够了。但于88.2khz和96khz样频肯定是满足不了。更不用说超过16位的数据流。起码理论层面就能否了。

hzh · 发表于 2020-9-17 20:20

markamp 发表于 2020-9-17 20:09
74HC4046，其它的专用VCO没看到，算了吧

嗯，4046这个看了文档也知道了。算了暂时只能是图乐性质，也就算进血泪史过程的其中。。。

markamp · 发表于 2020-9-17 20:27

这个其实是rms值，实际一些较高峰值对声音的影响更大，所以还是得本地输出时钟。其实简单的玩法有，就是类似CM6631的板子，你把时钟放在DAC端，然后通过网线传过来加放大整形后，给CM6631就行，然后自己手动切换DAC采样率

markamp · 发表于 2020-9-17 20:28

麻烦，但是至少抖动问题好多了

markamp · 发表于 2020-9-17 20:28

得加上网络变压器哈

markamp · 发表于 2020-9-17 20:29

轻松1ps以下

hzh · 发表于 2020-9-17 20:46

逆向思维考虑？dac本地建时钟，系统晶振拆了建个外接时钟口，然后在dac的时钟p个系统频点供给，反正最终性能也受控在dac端，播放系统端只保证可靠稳定功能就行了？

hzh · 发表于 2020-9-17 21:31

这里想起以前拆过一个16777216hz四脚有源晶体，是测量仪器里的基准时钟。里面有只贴片8脚可编程ic，还有只测温电阻以及几只贴片电阻电容，还有只19.2Mhz四脚贴片有源晶体，那是不是说，如果参考16934400hz，通过编程使输出频率输出27000000hz？

markamp · 发表于 2020-9-17 21:56

我目前都是用的DAC本地时钟，并且光纤隔离地噪声，jitter不是瓶颈。通过两台电脑（一个发，一个收）数据回环实验，对比完全一样，bit perfect！也不用担心数据被系统篡改。然而，剩下要弄的东西也很多，电源，数字滤波，DAC架构，I/V，模拟滤波。

markamp · 发表于 2020-9-17 21:59

你说的那个8脚的可能内部有锁相环，类似TI LMK系列的时钟发生器。它也能输出低抖动时钟，但是还是不如直接晶振输出

hzh · 发表于 2020-9-18 13:05

markamp 发表于 2020-9-17 21:59
你说的那个8脚的可能内部有锁相环，类似TI LMK系列的时钟发生器。它也能输出低抖动时钟，但是还是不如直接 ...

我也不是很明白，为何不直接用16.777216Mhz晶体，而用19.2Mhz晶体合成。

hzh · 发表于 2020-9-18 17:25

接口已经做好，准备中。。。

测完功能性，再测失真，打算先和播放的iis信号做对比，看看spdif解调和iis引入dac的差异有多大。

[基础知识] 数字锁相环 dpll

社区贡献

优秀设计

论坛版主