123
返回列表 发新帖

16

主题

4

好友

223

积分

业余侠客 当前离线

Rank: 4

UID
899599
帖子
207
精华
0
经验
223 点
金钱
191 ¥
注册时间
2021-3-12
发表于 2021-3-18 10:21 | 显示全部楼层
我看PCB上的元器件,没有找到vcxo啊。
最近也想搞2nd-PLL,翻到这个贴子,冒昧问一下,2nd-PLL有比较的感受吗?

3

主题

1

好友

124

积分

论坛游民 当前离线

Rank: 3Rank: 3

UID
887372
帖子
122
精华
0
经验
124 点
金钱
118 ¥
注册时间
2020-10-6
发表于 2021-3-18 11:39 | 显示全部楼层
好多人在问原理。
二级PLL的原理:前一级用于同步,输入的时钟是希望同步到的时钟,DAC应用中是LRCK时钟;后一级是产生最终需要的时钟频率,DAC应用中是BCK。
下图是LMK04100的框图,LRCK输入到CLKIN0就行了。配置第一级的PLL分频参数,得到VCXO的频率(楼主的是11.2596M),第二级PLL分频参数配置得到44.1K。
Screenshot_20210318_112750.png

47

主题

14

好友

5413

积分

罗宾汉 当前离线

Rank: 7Rank: 7Rank: 7

UID
816790
帖子
5285
精华
0
经验
5413 点
金钱
5249 ¥
注册时间
2016-7-8
发表于 2021-3-18 12:14 | 显示全部楼层
hiche 发表于 2021-3-18 11:39
好多人在问原理。
二级PLL的原理:前一级用于同步,输入的时钟是希望同步到的时钟,DAC应用中是LRCK时钟; ...

有没有专业机PLL时钟的资料

127

主题

0

好友

1万

积分
     

版主 当前离线

脑放进行时

Rank: 7Rank: 7Rank: 7

UID
3986
帖子
18060
精华
2
经验
17391 点
金钱
15128 ¥
注册时间
2005-4-20

社区贡献 优秀设计 论坛版主

发表于 2021-3-18 13:51 来自手机端 | 显示全部楼层
参考PCM1702官方评估板的第二级PLL电路。

78

主题

9

好友

1137

积分
     

侠之大者 当前离线

Rank: 6Rank: 6

UID
14260
帖子
1995
精华
0
经验
1137 点
金钱
924 ¥
注册时间
2006-11-5
发表于 2021-3-28 17:22 | 显示全部楼层
请问下兄弟的二阶锁相环,用的什么线路?vcxo用的是哪个?还有个关键问题是使用二阶锁相环时,两个时钟是异步的,也就是存在相位差和jitter带来的不同步,那么需要一个环节把写数据和取数据分开,想问下是如何处理的?

9

主题

0

好友

215

积分

业余侠客 当前离线

Rank: 4

UID
426160
帖子
230
精华
0
经验
215 点
金钱
215 ¥
注册时间
2011-11-1
发表于 2021-3-30 15:40 | 显示全部楼层
学习学习!

158

主题

3

好友

417

积分
     

业余侠客 当前离线

Rank: 4

UID
399837
帖子
2012
精华
0
经验
417 点
金钱
290 ¥
注册时间
2011-9-19
发表于 2023-10-1 15:29 | 显示全部楼层
46698 发表于 2020-1-15 11:00
前天板子就回来了,一直没时间搞。

楼主你好,板子上音频输出旁边有两排接线,这两排接线的用途是做什么的?谢谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Powered by Discuz! X3.4

© 2001-2012 Comsenz Inc.

返回顶部