D/A平衡驱动

hzh · 发表于 2016-7-1 15:49

卡西利亚斯发表于 2016-7-1 00:44
先串转并，MSB是1则传递给下23寄存器，0则传给上23寄存器，然后分别重整MSB，调整数据位，并转串，重整时序 ...

如果串转并，最后还得并转串去适应串行输入格式的D/A，麻烦，直接在串行数据完成隐码补码。

hzh · 发表于 2016-7-31 14:34

传统的差动平衡D/A，并不能消除上下波幅的对称失真（隶属二次谐波失真），比起单只D/A，只是将这个失真均匀降低一半，约6db。

hzh · 发表于 2016-7-31 14:39

将数字源分离上下幅数据，分别用两者D/A直接驱动，能完全消除上下对称失真(理论角度)，但是，同时也重新引发过零失真，这个失真体现在三次谐波失真。

hzh · 发表于 2016-7-31 14:51

以上的两个现象，都是0值中点选择造成的。

差动平衡，和单只D/A的困境一样，都无法摆脱7fff和8000两个中点选择。

而上下分幅直接驱动，中点选择要不0，要不ffff，或者一个选0，一个选ffff，于是，在信号上下过渡时，源数据1和8001的间隔是1个LSB，但在此时D/A过渡过程，却变成了2个LSB，因为这两者D/A的中点值座落在两个值之间。

hzh · 发表于 2016-7-31 15:01

以上两种D/A平衡架构，倍受推崇的安置在各个品牌的高端型号。实际上，解决二次和三次谐波失真，以上两个方式并不理想。

彻底解决问题的方式，技术上没有难度，但却无人去构思，一直一来，也没见过有类似解决方式出现在成品上，无论是标称Hi-End的还是旗舰级的，目前为止，还没有见过。

wfllsw0 · 发表于 2016-7-31 16:57

楼主搞出来吧，至少你清楚该搞什么

LeonBernieniv · 发表于 2016-7-31 17:36

hzh 发表于 2016-7-31 14:51
以上的两个现象，都是0值中点选择造成的。

差动平衡，和单只D/A的困境一样，都无法摆脱7fff和8000两个中 ...

63的说明书写着下位的那个DAC从双极零开始到+FS的隐码加一个LSB使上下的传递函数对称，很明显下位DAC的满幅值比上位的少了一个LSB，除了满幅少了一个LSB外（x2-1），过零没见到有2个LSB的过渡呀。
不太明白，不知道真正做过分立的大侠是怎么整的。。。
看来除了牙痛之外偶尔也有没事蛋疼看帖之后的头痛

hzh · 发表于 2016-7-31 18:27

本帖最后由 hzh 于 2016-7-31 18:28 编辑

LeonBernieniv 发表于 2016-7-31 17:36
63的说明书写着下位的那个DAC从双极零开始到+FS的隐码加一个LSB使上下的传递函数对称，很明显下位DAC的满 ...

这样也不能解释从理论上做到完全对称过渡，下再怎么隐，也不能摆脱原点和lsb存在级差，有级差就产生过渡。
完全对称只有一种可能性，0原点不在源格式比特率范围内，而且原点距离lsb等于格式源比特率的1/2lsb，数据级距=原点到lsb的2倍，这样1和8001过渡才是完整的1lsb。
当d/a抬升一bit后，原点和lsb级差1lsb，数据级差2lsb。。。

无论是改变原点来适应数据，还是改变数据适应原点，仅是通过逻辑加减就能实现的。从理论上讲，上下幅对称驱动只要解决零过渡，2比特数据源失真就能突破-30db下限，而对于16bit格式的2bit，相当于-84.3db的弱讯,累计16bit格式源状态下，当下失真低于-114db，确实是没见过的指标。

hzh · 发表于 2016-7-31 18:56

本帖最后由 hzh 于 2016-7-31 19:14 编辑

当然，这个失真仅是对于具有对称特征2bit码7样本6300hz的假想。

hzh · 发表于 2016-7-31 18:59

本帖最后由 hzh 于 2016-7-31 19:02 编辑

码本1--2--1--8001--8002--8001--1--2...（16进制）

2进制
1--10--1--1000000000000001--1000000000000010--1000000000000001--1--10...