- 积分
- 110
- 在线时间
- 192 小时
- 最后登录
- 2024-2-5
- 阅读权限
- 50
- 精华
- 0
- UID
- 117140
- 帖子
- 100
- 精华
- 0
- 经验
- 110 点
- 金钱
- 92 ¥
- 注册时间
- 2009-7-9
|
楼主 |
发表于 2015-9-2 05:26
|
显示全部楼层
最近在忙论文特别烦 所以抱歉很久才更新
如果我说所谓的5bit技术就是如图所示的更为屌丝的技术的话 有人会信么
但是我还并不是完全确信原因是: 手边暂时还没有足够多的逻辑分析仪可以测如此庞大的电阻网络.
但是经过我16bit的逻辑分析仪测过 可以肯定他的结构并不是有些人所言多片1bit并联 而是一套复杂的解码方案。
经检验,至少每颗ACT175的输入管脚是完全不一样的,而且有这么多颗电阻完全可以堆得出来所谓的5bit也就是32位电压调制
再结合dcs的技术文档和他们家的机型拆机就可以发现其实ringdac对ACT175这类的开关数目不敏感 因此也可以推理得出ringdac确实有可能只用到其中的32颗电阻而已。
我大概猜了下dcs的DA转换原理 大概就是5bit电子电位器的高频玩法。
假设说我们现在有一个并行输入的5bit电子电位器,他们每个fs周期只能在0-31这32个档位之间不停切换
那么 假如我们提高fs到2xfs 再过一次滤波器 波形就会变得缓和起来跟原波形更为接近
以此类推 如果我们能实现一个64fs=2.8224Mhz的升频 并且试输出波形进入一个设计得当的低通滤波网络的话,那么波形也将会变得平滑更加接近于原波形。
这么做有几个原因
第一就是运算量不大毕竟只有5bit怎么加减乘除都不可能跟24bit那样变态, 况且24bit的波形也不能往死里升到64倍 128倍 因为如此一来SCLK的频率都要暴表了 对于一般的解码芯片是肯定没戏了 但是对于全分立R2R结构是处于正好的频率,因此可以期待他的优秀表现。
第二个优势就是sclk和fsclk的频率都不会太高 对于走线的要求不苛刻可以随便走没压力
第三个就是glitch的频率被移高了 更加容易被滤走 波形更加完美
以上是我的猜想,等我把相应的仪器安顿好就好好测试一下~上波形图
|
|