有关“结型场效应管JFET”的那些事

牛哥

cloudfly55 发表于 2020-6-1 22:11
牛哥你这是合稀泥，就这一点来说，反对。
本帖楼主一开始就是论事地讨论场管问题，不管楼主的水平怎样 ...

    我这不是和稀泥，是真正的技术讨论。
    刘老的电路在工作点的选取上是有特点的，别人可能不理解，但是我能说清楚是怎么回事。
    我之所以用自己的方式来说“饱和区”和“不饱和区”这不是我的独创，是根据“转移特性曲线”来说明问题更容易让人理解。如果仔细考证一下，楼上各位引经据典的那些“知识”阐述的年代，有没有“饱和特性”和“不饱和特性”的描述？或者说有没有理论和实践证明FET在“不饱和”特性区一样可以放大的依据？恰好是刘老利用了这个“不饱和”区域设计了放大电路，这有什么不可以呢？同样的管子，同样的工作的电压，难道就要同样的工作点才能工作么？没见PASS老头用中功率管IRF610（9610）做输入级的差分么？没见PASS老头用K170-J74并联做功放么？开拓点思路，别用旧知识把自己憋死。
   

cloudfly55

牛哥 发表于 2020-6-1 22:16
我这不是和稀泥，是真正的技术讨论。
    刘老的电路在工作点的选取上是有特点的，别人可能不理解， ...

第一，这电路刘老从头到尾没说是他自己“设计”的，据他的QQ群友说，刘老自己很早过提到过是一本杂志上的
第二，既然不是刘老设计的，也就不存在“刘老的电路在工作点的选取上是有特点的”，因为不是他刻意是这样选取，是设计者这样选取的。而我有文章说过，这电路原本用于唱放或者磁放，几毫伏的输入幅度，不需要在前面做大幅衰减，所以还有合理性，而刻意用在CD或者解码器输出2Vrms的前提下，对输入信号做极大幅衰减后再进行放大，是不合理的。当然，非要说这是一个人的选择自由，是他对音响电路的理解，甚至是对中国音响届的突出贡献，我无话可说，毕竟，脱了裤子放屁也是人的一种自由，还可以夸成是一种行为艺术，但是非要把放出的屁说成是香的，我也有自由反对。
第三，刘老推荐的这款四管前级的前两级工作点的电流工作在100uA左右，并不是没有先例，几十年前日本人就常在唱放磁放甚至线路放大上经常使用，我的《四管前级那些事》开篇就贴出过。有时候确实不要扯什么工作区，只要测试一个场管的输入、输出特性曲线，按照四管前级第一级和第二级的静态Id和Vds电压在其中进行标定，或者再画出负载线，就一目了然，也没一点神秘或者高科技的成分，也根本没有颠覆教科书的内容。

牛哥

cloudfly55 发表于 2020-6-1 22:55
第一，这电路刘老从头到尾没说是他自己“设计”的，据他的QQ群友说，刘老自己很早过提到过是一本杂志上的 ...

第一，这电路刘老从头到尾没说是他自己“设计”的，据他的QQ群友说，刘老自己很早过提到过是一本杂志上的

这个电路的总架构应该是来源于一本日本的音响资料，我看过那个电路，工作点的选取与刘老的这个4管机差距比较大。

第二，既然不是刘老设计的，也就不存在“刘老的电路在工作点的选取上是有特点的”，因为不是他刻意是这样选取，是设计者这样选取的。而我有文章说过，这电路原本用于唱放或者磁放，几毫伏的输入幅度，不需要在前面做大幅衰减，所以还有合理性，而刻意用在CD或者解码器输出2Vrms的前提下，是不合理的。当然，非要说是这是一个人的选择只有，是他的理解，我无话可说，毕竟，脱了裤子放屁也是一种自由，也可以说成是一种行为艺术，但是非要把放出的屁说成是香的，我也有自由反对。

如果是J-FET就在这个工作点，确实是不允许比较大的输入信号幅度。

第三，刘老推荐的这款四管前级的前两级工作点的电流工作在100uA左右，并不是没有先例，几十年前日本人就常在唱放磁放甚至线路放大上经常使用，我的《四管前级那些事》开篇就贴出过。有时候确实不要扯什么工作区，只要测试一个场管的输入、输出特性曲线，按照四管前级第一级和第二级的静态Id和Vds电压在其中进行标定，或者再画出负载线，就一目了然，也没一点神秘或者高科技的成分，也根本没有颠覆教科书的内容。

    管子工作点的选择，我感觉还是融入了个人的想法的，虽然我没有刻意的利用过这个“不饱和区”，但是我用过不饱和区更宽的，线性更好的2SK69、2SK79等SIT管设计过电路。不是要颠覆教科书的内容，是原本的教科书上根本就没有说到J-FET的不饱和区是可以用于放大的，教科书的内容基本是：“如果J-FET应用于线性放大，应该工作在饱和区。”，红字部分为我自己的理解内容，不一定正确，欢迎指正。

cloudfly55

牛哥 发表于 2020-6-1 23:09
第一，这电路刘老从头到尾没说是他自己“设计”的，据他的QQ群友说，刘老自己很早过提到过是一本杂志上的 ...

再复牛哥：
1.我的四管机那些事的帖子，贴出了几款日本人的电路，你可以去计算下，是不是和四管前级的工作区域基本相同或者相似，不再讨论。
2.100uA的静态，其实对照场管的输入特性曲线，特别是有晶体管测试设备的可以针对性地测出这一段，没有的可以自己搭电路测试描绘，从而可知道对应的Vgs极小，但Id也是有相应变化的，但同样变化也小，也就是说，100uA的工作点上，依然是有也可以放大的，但是也决定了栅极输入信号必然小，而Id对应变化小决定了放大能力有限。我想，对于一款用于线路的带大环负反馈的放大电路，这样用设置工作点是有其不足的，但我个人不反对DIY这样玩，爱怎样玩确实是个人选择，我反对的是，一味地美化这种使用方式，容不得别人质疑。

牛哥

cloudfly55 发表于 2020-6-1 23:26
再复牛哥：
1.我的四管机那些事的帖子，贴出了几款日本人的电路，你可以去计算下，是不是和四管前级的工 ...

    嗯，我刚才去看了您的其中一个帖子，是关于解决低频振荡的分析和举措，其中贴了几幅J-FET在很小电流的工作情况，是很珍贵的资料，有理论分析，有实际测试的结果。
    关于100UA的静态，我还是想要补充一句，正是因为这个工作曲线的位置，已经使得J-FET的用法偏离了教科书的经典用法。这是把饱和特性的J-FET特意拿出来一小段，去完成了不包和特性管V-FET（SIT)管（也就是电子管三极管的曲线特性）的作用，虽然不知道设计着是否刻意而为，但是确实是达到了这个作用。这才是重点，至于谁先用了，谁第一个想到这么用的，我感觉并不重要，虽然我自己很多时候也喜欢把按照自己想法设计的电路搞个签名，其实可能是别人早就用过了。
    任何一个电路都不会是完美的，总是缺点和优点的权衡统一，我是经常对朋友说，一个电路从设计到最后实施，其中充满了各种妥协，这就要看自己的侧重点在什么地方了。
   

cloudfly55

牛哥 发表于 2020-6-1 23:44
嗯，我刚才去看了您的其中一个帖子，是关于解决低频振荡的分析和举措，其中贴了几幅J-FET在很小电流 ...

从我所理解的JEFT原理来说，我不认同牛哥你上述观点。夜已深，明天还要早起忙工作，我特意测了3DJ7G的一个管子输入特性曲线，绿色是到Idss全段曲线，红色是限制Id在0.2mA下测试的曲线，你可以看出，在全段曲线下，0.2mA以下的曲线段依然有一段弯曲，也就是说在这段曲线对应的Vgs下完全有Id的电流变化，只是跨导小而已。如果关闭全段曲线，只显示0.2mA以下的测试曲线，更为可细致反应出来。（注，测试条件之一是，Vds恒定在10V，和四管前级的第一、二级参数接近）
个人认为，细致的测试得到的结果，往往能减少很多似是而非的猜测，同时，也没得出可以推翻JEFT几十年来的理论知识。
和牛哥交流很舒服。
其实说再多，坛子里不明白的依然不明白，明白的不屑看，而固执的，依然固执。
以后有空在聊吧，要睡了。

hulx

回想起来，当年很费神搞的这帖子，那些天下了班回家就弄，一点一点作图表、码字、为了贴图去下载电子版的书，持续了很多天，也是花了心血的，没想到，最终得罪了一些人。

缘起是当时很火的几篇关于四管机的帖子，爬了很多天的楼，反复看，虽然还算有些基础，但是看得云里雾里，而且越看越糊涂。于是找来书，整理思路，终于厘清帖子里的一些蹊跷，但是也从没有在那几个帖子里说过任何话。因为某人在里面随意杜撰的概念，前后说辞矛盾，叫人摸不着头脑，用上海话讲就是倒缸唔（捣浆糊）。决定着手做这个电路，这个后面讲。做好之后，有了点心得，因为自己不太善于跟别人争辩，才打算单独发个帖子，也是想避免口角。因为那几个帖子里有网友说了与之相反的观点，也没见任何反驳，回想起来，可能是没发现，我却想发个贴蒙混过关呢。还有网友用水龙头开关水那样的比喻来说明这个JFET原理，我是觉得这个比喻远远不够，想说点自己的理解和认识，但是实际上做起来更多的是摘书，尽量减少夹带私货。果然后来发现，有个地方明显表达欠妥，竟也没人发现，偷懒就放那里吧，今天自己也忘了在哪里了。

按理说，管子工作在哪个工作区，如果是叫法不同，只要电路正常工作了，或者说工作在设计者设计的工作区了，那就无伤大雅。比如我使用3DJ6H装调的四管机，第1、2级就是工作在可变电阻区的，也有网友使用3DJ6装机的工作点测试数据可以佐证。下边的叙述，只需要你略加思索，就能明白输入和输出曲线所代表的含义。在一个JFET的输出特性曲线上，Vgs是相同间隔的，但是在饱和区内每一根Id的线之间距却疏密不同，具体讲Vgs靠近0的地方间隔稍远，但是每一根Vgs对应的Id曲线之间相对间隔比较均匀，而Vgs靠近夹断电压的地方曲线变密。这本质上是体现器件本身的非线性，反映在在输入转移曲线上就是在靠近夹断电压的地方斜率变缓，但是如果把这个斜率变缓当作是恒流区，却非同小可，甚至有点搞笑！因为通常意义的输入转移曲线，就是在输出曲线上饱和区内某个Vds比如10V处画垂线得到的。

本想既然用了这个器件，就要搞清楚一些东西，花费财力物力精力玩才不仅是玩玩。发个贴各取所需吧，刚开贴还消停些，没想到就算走的不是夜路，也还是招来了”鬼“。有人的地方就有江湖，没有世外桃源，这话一点不假。

作为DIY，有些东西，点到为止就好。如果元件质量有保障了，其实测曲线、配对都是多余，说说做这个电路的经历吧。开始买了10个管子，3DJ6H上无十四厂的，用洞洞板焊了1块。调好后，画的PCB，回头把那家店的30几只全包了，测电流参数差别也不大。想买传说中的顶级货2SK304，这时某保上已经踪迹皆无，退而求其次，买了一些2SK301实验，到手看着还不错，混搭着共焊了5块板子，调试后左右声道也均衡，音色也很统一。焊洞洞板太费时间了，但是有乐趣。PCB的话，方便多了，调试也容易。后来到那家店把同厂的40多个3DJ7H也包了，测了其中10只，饱和电流基本相差很小都是12mA左右。后来又买来一大包2N5457，试了试没什么不妥，但是这时兴趣渐渐淡了。

当年原计划再开一个”关于四管机那些事“的帖子，帖子于草稿箱中至今还在，一是想说说调试心得：包括工作点调整、特别是出现震荡了如何继续、接地和噪声控制等等；二是还想考证心中一些疑团，比如本坛很多爱好者画的PCB，都要标上Designed by xxx，其本人一直也不否认。甚至表达过当年上无14厂（真不幸，我对上无14厂印象太深刻了，因为买的管子是那个厂的，手里还有这个厂当年翻译的《结型场效应晶体管原理与应用》，原著于美国1968年出版，译作1970年出版，这两个时间点记着，跟某说过的话都相关）的技术人员如何请过去一起设计JFET电路（这个场景有没有似曾相……相……识？）。当时我去了省图书馆准备查资料求证，怎奈图书馆在乔迁，闭馆超过半年，只得作罢，后来心里也已有了答案，其余的也没了心情，计划中的帖子于是夭折。后来网友cloudfly55开了帖子四管前级的那些事（因为附和了我的某些说法，c网友于是遭人记恨，遇到场合肯定要表达一下），里面说了一些我想说的，虽然不是全部，多少也算是个了结。

好了，这个帖子到此为止罢，就算再有人捣乱，也不再回应。玩玩而已，又不是生活的全部。

OP37

楼主辛苦了，支持你，那些小赤佬不用理他

牛哥

cloudfly55 发表于 2020-6-2 00:37
从我所理解的JEFT原理来说，我不认同牛哥你上述观点。夜已深，明天还要早起忙工作，我特意测了3D ...

事情越辩越明，今天凌晨看了您的回帖，虽然很困但是一直也在思考这个问题，可能刘老坚持的观点和您的是一样的，应该是正确的。我以前的观点应该是错误的，这下有的好讨论的了。
    我以前只注意了J-FET在U-DS很小的时候会进入不饱和区，但是忽视了一个问题就是此时的ID也很小，U-GS的变化很小，如果把这三个条件结合在一起，结合输出特性曲线来看，电路很有可能是工作在了饱和区。手头的晶体管图示仪不能用了，在网上找到一个IDSS（标称最高分档的IDSS=75MA）很大的J-FET数据手册PDF文件，里面恰巧有一个ID比较小和U-DS较小的输出特性曲线图，拿来研究一下，100UA的工作点，会不会落在了“饱和区”？

先上两个截图，应该能说明一些问题。
基本没有争议的问题，下面截图是饱和特性的典型应用。


下面是也基本没有争议的不饱和特性截图：

牛哥

hulx 发表于 2020-6-2 01:13
回想起来，当年很费神搞的这帖子，那些天下了班回家就弄，一点一点作图表、码字、为了贴图去下载电子版的书 ...

为了弄清一个看似简单的问题，做深入的探究是值得的，也让人钦佩，您的付出是值得的。我没有明显的感情倾向，本意想要提醒的不仅是您，其实也包括其他人，技术上的探讨只有在心平气和的氛围下讨论才好，虽然我有时候也搂不住火，也发飙过。

分析一个电路中的J-FET是工作在不饱和区还是饱和区，要看具体的情况，我忙于打字没有去就具体的电路去分析工作点，仅以下面两个截图来说明问题，我现在感觉我之前的观点可能是有问题的，希望能与您探讨。

下图是一个负载线的截图，这是个比较典型的U-DS比较小，ID比较小，但是供电电压稍高，漏极电阻比较大的情况，与4管机的工作情况类似。




而下面这个截图，也是在UDS比较小，ID比较小的情况下，但是供电电压比较低，漏极电阻比较小的情况。这就与四管机的工作情况大相径庭了，出来的结果也不一样，这是我最初对于工作点的判断，管子工作在不饱和区。

牛哥

再补充一个图，这是画了那条预夹断曲线的，可能看起来更明显，难道这是争论的焦点么？

mxwmke1

OP37 发表于 2020-6-2 03:55
楼主辛苦了，支持你，那些小赤佬不用理他

别人都在讨论技术，你这样插一脚进来拉仇恨合适吗？

miaoji70

明明白白

OP37

mxwmke1 发表于 2020-6-2 11:40
别人都在讨论技术，你这样插一脚进来拉仇恨合适吗？

玩笑开大了？

cloudfly55

牛哥 发表于 2020-6-2 10:45
再补充一个图，这是画了那条预夹断曲线的，可能看起来更明显，难道这是争论的焦点么？

抽空测了一点管子曲线，由于涉及到四管前级，不想给楼主添乱，我放到我这个帖子下，牛哥有兴趣，可以去下载附件研究研究，比用厂家概略性的参数曲线方便很多。
请移步：
http://bbs.hifidiy.net/forum.php ... 81&pid=29606552

wwwtttwww

这就是我当时想到的，刘先生电路可能工作在微Id小Vds 极负Vgs的饱和区。
因为工作在极端条件下，会有特殊的声音。这个前放不如说是特殊声音产生器。
有的说好，手上的管子和元件可能正好在电路的设计的区域内；有的说不行，可能因为条件稍有偏差则电路落入截止区。
至少有一条，只能作微信号处理。

wwwtttwww

个人见解Pass是最喜欢用JFet和MosFet的设计家之一，电路无Fet 不欢。
他为DIY设计了一款H2发生器（二次谐波失真），就是选特定Jfet使其近可变电阻区的饱和区故意产生失真改变声音的味道。

hulx

牛哥 发表于 2020-6-2 10:45
再补充一个图，这是画了那条预夹断曲线的，可能看起来更明显，难道这是争论的焦点么？

说来奇怪，这个帖子沉一段时间，被翻出来一回，上次是3整年，这次是1整年，无非说我如何不懂，确实很烦。很多回帖都是车轱辘话翻来覆去，实在没什么新意了。

您觉得争论焦点在那里，但是确实真不在那。其实287L第3段说得很直白。对所讨论的话题上，您是少有的几个明白人，你我看法不同的地方小到不值一提，但是无论是否出于感情原因，我知道在立场上却跟我不在一起。之前曾经反思过，不知道是自己的态度还是什么其它原因。对年纪大的保持尊重，交流中有些言语我尽量保持克制，我自然也希望得到平等对待。正常叙述之外的话尽量少讲，这一方面是为了别人，也为了自己。我很珍惜这里提供的平台，更珍惜能在这里能讲点自己喜欢话题的机会。扯远了。

您说的不饱和区放大，这应该不是问题，毕竟您也同意四管机的第一级、第二级都工作在不饱和区的说法，可以放大是事实存在的。但是这称不上原理上的颠覆吧，更不存在某人口中所谓传统教科书都不知道JFET真正的工作区在哪里的说法。

还是不说工作区，一说都想头撞墙，爱叫啥区啥区吧，因为某人说的工作区压根就不是你我所说的工作区概念，这里只说共源极放大器的工作状态。

一个JFET，说到底是一个压控电流源器件，要么压控电阻，要么压控恒流源，二选一，说到这里请您一定先放下Vp是不是定值的事情，是与不是无所谓，大不了临界点处的功能模糊一点，在整个帖子里也这不是重点。

还有看到您写的UGS或者UDS，有点心虚，请暂时忽略大小写、正斜体的差别可否？论坛里还是写Vgs顺手。

言归正传，Vgs的变化导致Id的变化，即ΔVgs => ΔId，那么放大倍数就可以用ΔId/ΔVgs来表述，在负载电阻Rd上引起电压变化，而ΔId/ΔVgs不就是JFET的跨导Gm嘛。

输入曲线是弯曲的，输出曲线是有疏密变化的（该死的又说到这里，这两个说的压根就是一个意思，本来说一个就足够了，为什么偏有人把输出曲线说的一无是处呢），所以Gm是变化的。对照输入曲线来看，还可以参考286L给的图，看得出来Id大的时候Gm大，Id很小的时候Gm也小。如果图表数据足够，Gm完全可以计算出来。前边的帖子里记得说过这个。

由于设计出发点不同，选取的静态工作点或大或小。

如果静态电流选取的小，那么ΔId也相对较小，这时候还想达到相同的输出电压摆幅，在噪声可以接受的前提下，那么增加漏极电阻Rd就能达到目的。

放大倍数就可以写成Gm*Rd，考虑到相位可以显得“薛薇”（借岳云鹏语皮一下）严谨一点，电路的电压放大倍数Av就可以写作

Av = - Gm * Rd = - ΔId / ΔVgs * Rd，

这个公式很粗略，也很想当然，但是原理上还说的通吧？

牛哥

hulx 发表于 2020-6-3 11:46
说来奇怪，这个帖子沉一段时间，被翻出来一回，上次是3整年，这次是1整年，无非说我如何不懂，确实很烦。 ...

    看到您这么坦诚，我也只好坦白了，这个帖子里我有点感情色彩，说出来供您参考。
    我们在讨论问题的时候，发帖的标提最好不要有针对性，就像您的本意是探讨J-FET工作点选取，进而研究一下这些工作点的选取会有什么优缺点。我不知道您跟刘老有那些感情纠葛，但是我还是想应该尊重年长，应该尊重能给我们带来新鲜气息的人，不想让论坛的讨论有过多的感情色彩，我比较重视的是技术讨论。在这个论坛我跟一个人针锋相对过，那个人是打着技术讨论的幌子售卖过时的东西，但是那些根本就不能称为技术讨论的内容，而且说话极为难听。
    既然话能说开，本来咱俩在技术内容上的分歧微不足道，不是我的观点在左右忽悠，是随着讨论的逐步加深，数据的更准确应用，才使得问题的真相更多的浮出水面。比如对于J-FET工作在哪个区，随着论坛的cloudfly55同学提供了完善的数据，问题就更清楚了。
    先贴一个图过来：
   

   在这个截图中，比较重要是V-ds=2.8V左右的那个工作点，如果输入信号比较小，是可以认为管子工作在饱和区的。

hulx

牛哥 发表于 2020-6-3 12:06
看到您这么坦诚，我也只好坦白了，这个帖子里我有点感情色彩，说出来供您参考。
    我们在讨论问题 ...

不存在什么感情纠葛啊，还是不说这个。
前面说过，我做的第一级Vds仅0.2V左右，再说，第一级的放大倍数在那里，输入信号也衰减到很小，信号摆幅还不会大到能跨越工作区的程度。