- 积分
- 525
- 在线时间
- 341 小时
- 最后登录
- 2019-3-29
- 阅读权限
- 50
- 精华
- 0
 
- UID
- 4148
- 帖子
- 456
- 精华
- 0
- 经验
- 525 点
- 金钱
- 442 ¥
- 注册时间
- 2005-5-8
|
本帖最后由 tendy 于 2014-10-7 17:44 编辑
LeonBernieniv 发表于 2014-10-7 13:58 
这个思路的话,我在先前一个帖子里发过个,贴过来看看是不是这样:
就是把原DATA的L/R整成L/L和R/R,单 ...
是的,就是这样,刚刚看错了。
用4517 延时 32个 bck,然后左数据对应反向左数据为一串Ldat 给一片dac,右数据也 dly 位 后 反向,对应 原 R DAT 给另一片DAC
我的做法是,在此基础上,把L DAT这组数据再DLY 一个 LRCK周期和R DAT这组完全对齐。
另外如果用逻辑芯片,会有延迟的问题,尽量用延迟小的芯片,比如 74tlvxx什么的,仙童那些,用cpld的好处是,如果硬件仿真发现有延迟,可以用些手段来弥补,可以对得非常准
其实如果没法验证延迟的话,还不如直接原i2s缓冲一级后给一片dac,缓冲前的i2s反向后给另一片,然后第一片左声道和第二片左声道成一组,右声道同理,去除那些二选一和移位逻辑,这样能最大化的减少延迟,那个缓冲是关键,缓冲后会产生一些延迟来匹配反向的那组的延迟。 |
|