心只有你8958 发表于 2014-3-2 23:50 static/image/common/back.gif
为了让一些朋友明白我们的系统的复杂程度，简要的说一下我们的系统结构！！
上 ...
图看不清楚啊，能画个框图就好了。
PS：一般正规的开发很少用这种图，因为不好移植，顶层也是verilog。
心只有你8958 发表于 2014-3-2 23:04 static/image/common/back.gif
亚稳态是由时钟引起来，IIS和SPDIF都是可以看成一个时钟，如果像这种时钟没有消亚稳态就用在FPGA的寄存器 ...
实在没看懂楼主说的什么意思。。。
LZ看看人家几年前的大作吧,哈哈
http://bbs.hifidiy.net/thread-351319-1-1.html
laurel 发表于 2014-3-3 15:00 static/image/common/back.gif
呵呵，NIOS这玩意中看不中用，拿FPGA的宝贵资源做这，换我是不舍得的，这个CPU和残废一样，还不如外挂一个 ...
可以看出你对FPGA了解不深，说不好听的话，只能算得上是初级水平了！！
本帖最后由 心只有你8958 于 2014-3-3 15:45 编辑
laurel 发表于 2014-3-3 15:03 static/image/common/back.gif
图看不清楚啊，能画个框图就好了。
PS：一般正规的开发很少用这种图，因为不好移植，顶层也是verilog。
Quartus II你就没用过这个吗，这种图是Verilog生成的，用来连接线的，这种图形，比用代码连线方便一100倍，还不容易出错，像这种图一样可以反过来生成Verilog，移植只是小问题，我在问你了，你真的懂FPGA吗？？？
laurel 发表于 2014-3-3 15:06 static/image/common/back.gif
实在没看懂楼主说的什么意思。。。
那真是不好意思了，说不好听的话，你也只能是小学水平
laurel 发表于 2014-3-3 15:01 static/image/common/back.gif
FPGA硬件做这个也不难，如果你要搞上两三年只能说手艺不精
呵呵，看来真是不懂了你！！
如果用硬件去搞显示，第一你得用上顶级的FPGA，资源非常多的那种，第二，代码量，写到死，如果不信可以自己去试，显示要做成动画的，不要自己在这里说得简单，来误导别人！！
laurel 发表于 2014-3-3 15:00 static/image/common/back.gif
呵呵，NIOS这玩意中看不中用，拿FPGA的宝贵资源做这，换我是不舍得的，这个CPU和残废一样，还不如外挂一个 ...
NIOS II的速度可以和ARM同等级水平的相比，去看看NIOS II的文档吧，你真是一点也不懂，没什么哪个人开发FPGA单纯的去用FPGA的硬件资源，如果你真是懂行，就不会说出这样的话！！！
stars 发表于 2014-3-3 15:25 static/image/common/back.gif
LZ看看人家几年前的大作吧,哈哈
http://bbs.hifidiy.net/thread-351319-1-1.html
看过了机箱非常不错，不过可惜的是，看他的水平，估计也就小学水平了，说不好听的，他的CPLD估计也就用来切换罢了！！！！
心只有你8958 发表于 2014-3-3 15:40 static/image/common/back.gif
NIOS II的速度可以和ARM同等级水平的相比，去看看NIOS II的文档吧，你真是一点也不懂，没什么哪个人开发 ...
想起当年（05年）还是个纯屌丝的时候，手头缺钱啊，只好做了些NIOSII开发板，再自己写了些教学例程。结果居然还卖出去了些，勉强算是第一筒金。。。
心只有你8958 发表于 2014-3-3 15:38 static/image/common/back.gif
呵呵，看来真是不懂了你！！
如果用硬件去搞显示，第一你得用上顶级的FPGA，资源非常多的那种，第二，代 ...
不用，用FSM，代码量不小但也没那么夸张，就是要外挂个ROM，麻烦点。
心只有你8958 发表于 2014-3-3 15:35 static/image/common/back.gif
Quartus II你就没用过这个吗，这种图是Verilog生成的，用来连接线的，这种图形，比用代码连线方便一100 ...
刚学的时候用过。。。
心只有你8958 发表于 2014-3-3 15:36 static/image/common/back.gif
那真是不好意思了，说不好听的话，你也只能是小学水平
楼主卖弄概念，故弄玄虚，被指出来后恼羞成怒了。。。
laurel 发表于 2014-3-3 15:49 static/image/common/back.gif
不用，用FSM，代码量不小但也没那么夸张，就是要外挂个ROM，麻烦点。
FSM，是很实用，只不过，真是要用硬件资源去搞显示，所用的资源还真不如用NIOS II ，估且代码量不说了，光调试，也能让你，感受到什么叫死亡，硬件编译一次，时间用得不少！！
laurel 发表于 2014-3-3 15:48 static/image/common/back.gif
想起当年（05年）还是个纯屌丝的时候，手头缺钱啊，只好做了些NIOSII开发板，再自己写了些教学例程。结果 ...
真不是意思，原来是大师，我了也从无知到懂得的，不过，为何还说出这种话呢，NIOS II你认识是这么垃圾吗？？？
心只有你8958 发表于 2014-3-3 15:54 static/image/common/back.gif
真不是意思，原来是大师，我了也从无知到懂得的，不过，为何还说出这种话呢，NIOS II你认识是这么垃圾吗？ ...
说句不好听的话，网上的NIOS II都是入门的，真高级的没有，我也找过，我认识的NIOS II基本是从官网的文档去学习的，那种才是高级的NIOS II学习，当然学习NIOS II入门是基础，只不过NIOS入门最多也是个IP核配置罢了！！！
laurel 发表于 2014-3-3 15:49 static/image/common/back.gif
不用，用FSM，代码量不小但也没那么夸张，就是要外挂个ROM，麻烦点。
我说用1到两三年是比较夸张了，真是实话，只是用来形容代码不是一般的多，调试也是非常的难的，也希望你能理解！！外挂RAM，或者ROM我只能说是增加了成本还搞硬件代码搞得非常多！！！
laurel 发表于 2014-3-3 15:51 static/image/common/back.gif
楼主卖弄概念，故弄玄虚，被指出来后恼羞成怒了。。。
真是不好意思，我说话是比较过分了，只不过，还是你自己好好去理解了
心只有你8958 发表于 2014-3-3 15:54 static/image/common/back.gif
真不是意思，原来是大师，我了也从无知到懂得的，不过，为何还说出这种话呢，NIOS II你认识是这么垃圾吗？ ...
大师不敢当，不玩这个很多年。
NIOS II本身没什么问题，不过实现同样的事情一般FPGA成本最高，CPU最便宜，现在的CPU都是白菜价。
所以从成本上看，FPGA更适合干CPU干不了的事情，必须信号处理和数据缓存。
如果要板子简洁不差钱SOC也是可以的。
本帖最后由 心只有你8958 于 2014-3-3 16:14 编辑
laurel 发表于 2014-3-3 16:04 static/image/common/back.gif
大师不敢当，不玩这个很多年。
NIOS II本身没什么问题，不过实现同样的事情一般FPGA成本最高，CPU最便宜 ...
你说的一点也没有错，FPGA成本是非常高的，只不过既然FPGA能够集成CPU，为什么不用呢，非要把PCB搞得非常多的IC吗？？，这样信号控制不是更乱了吗，或者说信号受到的干扰不是更大了吗？什么是发烧音乐，更好的信号，更好的控制方式，不是才能得到更好的音质，更好的操控感吗？？