天涯任我行 发表于 2013-11-7 19:42

求助，数据信号的缩写

本帖最后由 天涯任我行 于 2013-11-7 21:23 编辑

请教坛里大侠，QA550的LRCK,DATA,BCK,MCK，与AD1864的DR,LR,CLK,LL,DL怎么连接啊？是不是LRCK连LR,LL.   DATA连DR.   BCK连CLK．　MCK和DL是什么要不要连呢？

shinyue 发表于 2013-11-7 20:08

数据 时钟

南帝 发表于 2013-11-7 20:58

每个芯片的datasheet文档都有说明，注意看就知道了，不懂英文可以上网在线翻译。

天涯任我行 发表于 2013-11-7 21:04

shinyue 发表于 2013-11-7 20:08 static/image/common/back.gif
数据 时钟

MCK是什么啊？

wfllsw0 发表于 2013-11-7 22:13

天涯任我行 发表于 2013-11-7 21:04 static/image/common/back.gif
MCK是什么啊？

MCK应是主时钟。。。
1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数。
2. 帧时钟LRCK，(也称WS)，用于切换左右声道的数据。LRCK为“1”表示正在传输的是右声道的数据，为“0”则表示正在传输的是左声道的数据。LRCK的频率等于采样频率。
3.串行数据SDATA，就是用二进制补码表示的音频数据。
有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK，称为主时钟，也叫系统时钟（Sys Clock），是采样频率的256倍或384倍。

天涯任我行 发表于 2013-11-7 22:27

wfllsw0 发表于 2013-11-7 22:13 static/image/common/back.gif
MCK应是主时钟。。。
1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉 ...

:handshake:victory::lol太感谢了！

牛逼的心 发表于 2013-11-8 10:58

受教了，学习了。
页: [1]
查看完整版本: 求助，数据信号的缩写