比如 说 用外置tcxo发生mclk 直接 接入 difcs 8406或者wm8804 8805来做iis 主动 发生 LRCK BCK 反向馈送 回 stm32然后stm32 工作 再被动从模式 发出data
这样时钟会不会 好一点 stm32 就不参与时钟了 这样就不用 cpld 顺便 也罢 spdif 合成出来 了
不过 据说stm32iis 模块 slave 模式 有点 小bug没有 深入 研究 不知是真是假 用的ST的哪款芯片?F4系列吗?USB3300? jinggx 发表于 2014-11-20 20:28 static/image/common/back.gif
用的是F407ZET。
USB3300不是HSPHY吗,我现在还没用到,倒是想加上去,不过不知道精力够不够啊,试过F ...
要是能把USB HSPHY整合进去就好了。我也挺揪心这个的。 焊工不错哈 jinggx 发表于 2014-11-20 20:24 static/image/common/back.gif
STM32的IIS算是个半残废,HIFI就不要指望了,外部时钟输入是个方法,不过它的IIS外部时钟输入和SDIO复用了 ...
是呀 要是 和 sdio 复用了就得用spi接入sd卡的话如果不给sdio 让路 的话192 24 的音频 恐怕sd速度跟不上
速度跟不上 肯定爆音 ,还是 外部扩展时钟管理来好用支持楼主 cpld
iis 16 也是 头痛的东西 32要拼凑24的话需要拼凑补零这个 也是 头疼的地方 我也正在做一个,F407+CPLD+pcm1792,iis放在CPLD里处理。不过现在进度很慢,才差不多完成PCB布局 楼主 音质如何? jinggx 发表于 2014-11-21 19:05 static/image/common/back.gif
我打算DAC芯片用AD1955,你做的是一块板子全集成还是数字部分和DAC部分分开的?
全集成的,PCM1792——>I/V——>LPF——>LME49600耳放 等待大作,期待
页:
[1]
2