超低jitter解码器的制作和听感II
如图,改进了时钟设计方案,使用了抖动在fs级别的时钟芯片,自适应数字音频格式,时钟性能自动优化,模拟电路最简设计,信号最短路径,听感磁带风格。 能否贴一张波形图看看实际的jitter?;P CS4398? 同样的主题好像几年前看过 而且解码芯片也如出一辙 磁带风格这个听感好有链接吗?PM我看看 目测好像是CS2000锁相环时钟IC,CS4398转换。 终于做好了? 一句话,几张图,啥也没看出来。 明9002 发表于 2014-8-30 19:54 static/image/common/back.gif终于做好了?
做无止境的,还会继续的。 有测试图么? 接收芯片用的是啥
用FPGA来做接收就爽歪歪:handshake pmusic 发表于 2014-8-30 20:22 static/image/common/back.gif
做无止境的,还会继续的。
赞 加油啊 PMUSIC 兄 搞好发来听下 太监帖?无真相,不是见光死吧。 楼主好久不见了继续力作 xmlhifi 发表于 2014-8-30 19:52 static/image/common/back.gif
目测好像是CS2000锁相环时钟IC,CS4398转换。
不是CS2000,CS2000 是MSOP10封装的
那个QFN封装的才是真正的时钟芯片,SOP8封装那个IC应该是差分转单端的转换器。 心只有你8958 发表于 2014-8-30 20:39 static/image/common/back.gif
接收芯片用的是啥
用FPGA来做接收就爽歪歪
没看到是CS8416吗?
你用FPGA是做不到CS8416的性能的。 :lol找个靠谱的AD把声音录下来分享也是靠谱的,录音大法好,小明也知道 QFN是时钟芯片,差分输出,在解码输入端转单端。 最左边的是led显示,其余线缆是供电变压器引线。